KR930007290B1 - 파워앰프의 출력-출력단락 검출회로 - Google Patents

Abstract

요약 없음.

Description

파워앰프의 출력-출력단락 검출회로

제1도는 종래 파워앰프의 출력-출력단락 검출회로.

제2도는 본 발명 파워앰프의 출력-출력단락 검출회로를 나타낸 개략적인 구성도.

제3도는 본 발명 검출회로를 파워앰프에 적용한 일실시예의 구성도.

제4도 (a)(b)는 각각 정상입력시 정상동작과 출력-출력단락인 경우의 노드(P_I,P_F,P_I',P_F')에서의 신호파형도.

제5도 (a)(b)는 각각 과다입력(출력포화)시 정상동작과 출력-출력단락인 경우의 노드(P_I,P_F,P_I',P_F')에서의 신호 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 파워앰프 2 : 출력단락 검출회로

A₁: 크램프회로 A₂: 비교기

A₃: 래치회로 A₁₁: 버퍼앰프

본 발명은 파워앰프들의 출력과 출력이 단락되는 상태를 검출하는 검출회로에 관한 것으로서, 특히 크램프회로를 이용하여 전압방식에 의해 파워앰프의 출력단락을 검출하는 파워앰프의 출력-출력단락 검출회로에 관한 것이다.

종래 파워앰프의 출력-출력단락 검출은 전류감지형으로 제1도에 도시한 바와같이 저항(R₁,R₂)과 트랜지스터(Q₁) 및 트랜지스터(Q₂)로 이루어지는 파워앰프(1)에 저항(R₃,R₄)과 검출용 트랜지스터(Q₃), 트랜지스터(Q₄)로 이루어진 출력단락 검출회로(2)를 연결하여 출력단락 검출회로(2)의 동작에 따른 제어전류(I_C)를 검출함으로써 파워앰프(1)의 출력-출력단락을 검출하였다. 이러한 종래 파워앰프의 출력-출력단락 검출동작은 다음과 같다.

파워앰프(1)에 있는 트랜지스터(Q₂)의 컬렉터전류를 I_C2, 출력단자 검출회로(2)에 있는 검출용트랜지스터(Q₃)의 컬렉터전류를 I_C3라 하면,

V_BEQ2= V_BEQ3＋I_C3·R₄

I_C3=

…………………………………………………(1)

로 된다. 따라서 파워앰프(1)의 출력(Output)과 도시하지 않은 다른 파워앰프의 출력이 단락되면, 파워앰프(1)에 있는 트랜지스터(Q₂)의 컬렉터전류(I_C2)가 증가하게 되고, 그에 따라 출력단락 검출회로(2)에 있는 검출용트랜지스터(Q₃)의 컬렉터전류(I_C3)가 증가하게 된다. 그래서 I_C23,·R₃=V_BEQ4가 되면, 트랜지스터(Q₄)는 턴온되어 제어전류(I_C)가 흐르게 된다. 상기한 검출용트랜지스터(Q₃)의 컬렉터전류(I_C3)는 상기 (1)식에서 보는바와 같이 I_S3/I_S2, I_C3및 R₄로서 결정되는데, I_S3/I_S2는 트랜지스터(Q₃,Q₂)의 면적비로 결정된다.

그러나 트랜지스터(Q₂)는 파워트랜지스터로서 그 구조가 일반트랜지스터인 검출용트랜지스터(Q₃)와는 상이하여 면적비가 서로 정확하게 일치하지 않으므로 정확하게 출력단락 검출회로(2)가 동작하는 제어전류(I_C)를 구하기 어렵다고 하는 문제점이 있었다.

즉, 종래의 전류방식에서는 파워앰프들의 출력과 출력이 단락되는 것을 검출하기 위한 회로구현(회로소자의 소자값 결정)에 어려움이 많았다.

본 발명은 상기한 종래 파워앰프의 출력-출력단락 검출회로 구현에 있어서의 문제점을 해결하기 위해 발명된 것으로, 소자값 설정등에 어려움이 많은 종래의 전류방식검출 대신에 전압방식에 의해 간단한 회로구성으로 파워앰프의 출력단락을 검출하는 파워앰프의 출력-출력단락 검출회로를 제공함에 그 목적이 있다.

이하 본 발명의 구성 및 작용, 효과를 첨부도면을 참조하여 상세하게 설명한다.

상기한 목적을 달성하기 위한 본 발명 파워앰프의 출력-출력단락 검출회로는 파워앰프(1)의 부궤환된 신호(Vf)를 크램핑하는 크램프회로(A₁)와, 상기 크램프회로(A₁)의 출력인 노드(P_F)의 신호(Vf')와 노드(P_I')의 신호(Vi')를 비교하는 비교기(A₂) 및 비교기(A₂)의 출력이 하이레벨이 되면 이를 유지하기 위한 레치회로(A₃)로 구성된다.

제2도는 본 발명 파워앰프의 출력-출력단락 검출회로를 나타낸 개략적인 구성도, 제3도는 본 발명의 검출회로를 파워앰프에 적용한 일실시예의 구성도, 제4도(a)(b)는 각각 정상입력시 정상동작과 출력-출력단락인 경우의 노드(P_I,P_F,P_I'),P_F')에서의 신호파형도, 제5도 (a)(b)는 각각 과다입력(출력포화)시 정상동작과 출력-출력단락인 경우의 노드(P_I,P_F,P_I'),P_F')에서의 신호파형도로서, 정상상태에서 크램핑된 신호(Vf')를 노드(P_I')의 신호(Vi')보다 크도록 설정한다. 그러면 출력이 포화되기전 정상입력인 파워앰프입력(Vi)이 파워앰프(1)로 입력될 때 정상동작인 경우에는 비교기(A₂)의 비반전입력 즉, 노드(P_I')의 신호(Vi')는 파워앰프(1)에서 부궤환된 신호(Vf)가 크램프회로(A₁)에서 크램핑되므로 크램프회로(A₁)의 출력(Vf')보다 낮게 된다[제4도(a)]. 여기서 A₁₁은 버퍼앰프이다. 그러나 이 경우 즉, 정상입력인 파워앰프 입력(Vi)이 파워앰프(1)로 입력되는 경우 파워앰프(1)의 출력이 다른 파워앰프의 출력과 서로 다락되면, 파워앰프(1)의 부궤환신호(Vf)는 거의 0로 된다. 여기서 파워앰프(1)의 부궤환신호(Vf)가 거의 0로 되는 것은 예컨데 스테레오의 좌·우 신호와 같이 파워앰프들의 입력이 서로 상이하고, 출력도 서로 상이하기 때문이다.

그러므로 그램프회로(A₁)의 출력(Vf')이 제4도(b)에 도시한 바와같이 V_R로 됨에 따라 비교기(A₂)의 출력이 구간(t₁)에서 하이레벨로 되며, 이 비교기(A₂)의 하이레벨신호를 래치회로(A₃)가 래치하여 제어전류(I_C)를 출력하게 된다.

한편 파워앰프입력(Vi)이 과다입력(출력포화)일때 정상동작인 경우는 비교기(A₂)의 출력이 로우레벨로 되도록 저항(R₁₁,R₁₂)의 값을 설정하게 된다. 그러므로 비교기(A₂)의 두 입력인 노드(P_I')의 신호(Vi)와 크램프회로(A₁)의 출력(Vf')은 제5도(a) 도시한 바와같이 된다. 그러나 이 경우 즉, 파워앰프입력(Vi)이 과다입력일 때 파워앰프(1)의 출력이 서로 단락되면, 상기 파워앰프입력(Vi)이 정상일때 파워앰프(1)의 출력과 출력단락시와 마찬가지로 파워앰프(1)의 부궤환신호(Vf)는 거의 0로 된다. 그러므로 크램프회로(A₁)의 출력(Vf')이 제5도(b)와 같이 V_R로 되어 비교기(A₂)의 출력이 구간(t₂)에서 하이레벨로 되며, 이 비교기(A₂)의 하이레벨신호를 래치회로(A₃)가 래치하여 제어전류(I_C)를 출력하게 된다.

이와같이 본 발명은 파워앰프(1)의 출력이 다른 파워앰프의 출력과 단락될 경우 궤환신호(Vf)가 거의 0로 되면, 비교기(A₂)의 출력이 하이레벨로 바뀌게 되는 것을 검출하게 된다.

상기한 바와 같이 작용하는 본 발명 파워앰프의 출력-출력단락 검출회로는 크램프회로를 이용한 전압방식으로 간단한 회로를 구성하여 파워앰프의 출력단락을 검출하게 되므로 회로구성 요소인 각 소자의 소자값을 어려움없이 간단히 결정할 수 있는 장점이 있다.

Claims (1)

1. 파워앰프(1)의 반전단자(-)에 버퍼앰프(A₁₁)와 저항(R₁₃)을 통해 크램프회로(A₁)의 반전단자(-)를 연결함과 더불어 비교기(A₂)의 반전단자(-)를 연결하고, 상기 크램프회로(A₁)의 비반전단자(+)에는 전원(V_R)을 연결하며, 크램프회로(A₁)의 출력단에 다이오드(D₁)를 통해 상기 비교기(A₂)의 반전단자(-)를 단결하고, 비교기(A₂)의 비반전단자(+)에는 저항(R₁₁)을 통해 상기 파워앰프(1)의 비반전단자(+)를 연결함과 더불어 저항(R₁₂)을 연결하며, 비교기(A₂)의 출력단에 래치회로(A₃)를 연결하여서 구성된 파워앰프의 출력-출력단락 검출회로.

Images