KR930006850A - 미세패턴 형성방법 - Google Patents

미세패턴 형성방법 Download PDF

Info

Publication number
KR930006850A
KR930006850A KR1019910016312A KR910016312A KR930006850A KR 930006850 A KR930006850 A KR 930006850A KR 1019910016312 A KR1019910016312 A KR 1019910016312A KR 910016312 A KR910016312 A KR 910016312A KR 930006850 A KR930006850 A KR 930006850A
Authority
KR
South Korea
Prior art keywords
photoresist film
pattern
photolithography process
patterned
layer
Prior art date
Application number
KR1019910016312A
Other languages
English (en)
Other versions
KR940010508B1 (ko
Inventor
김재환
이진섭
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910016312A priority Critical patent/KR940010508B1/ko
Priority to KR1019920017436A priority patent/KR100230351B1/ko
Publication of KR930006850A publication Critical patent/KR930006850A/ko
Application granted granted Critical
Publication of KR940010508B1 publication Critical patent/KR940010508B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Abstract

본 발명은 한계해상도 이하의 미세패턴 형성방법에 관한 것으로, 반도체기판상에 한계해상도 이하의 미세패턴을 형성하는 방법에 있어서, 피식각층상에 한계해상도이하의 소정간겨으로 쉬프트되어 서로 중첩된 복수의 식각저지패턴을 형성하고 이러한 복수의 식각저지패턴을 마스크로 사용여 상기 피식각층을 식각하는 공정을 적어도 1회이상 반복하여 소정의 사이즈를 가지는 미세패턴을 형성하는 것을 특징으로 하는 본 발명에 의하면, 특별한 설비나 원부자재의 개발없이 현재 사용하고 있는 장비를 이용하여 사진식각공정을 수차례 반복하는 간단한 공정을 삽입함으로써 64메가비트급 이상의 고집적 반도체소자에 요구되는 0.5㎛이하의 미세패턴을 효과적으로 형성할 수 있다.

Description

미세패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1H도는 본 발명의 일실시예의 따른 미세패턴 형성방법의 공정순서도.

Claims (3)

  1. 반도체기판상에 한계해상도이하의 미세패턴을 형성하는 방법에 있어서, 피식각층상에 한계해당소이하의 소정간격으로 쉬프트되어 서로 중첩된 복수의 식가저지패턴을 형성하고 이러한 복수의 식각저지패턴을 마스크로 사용하여 상기 피식각층을 식각하는 공정을 적어도 1회이상 반복하여 소정의 사이즈를 가지는 미세패턴을 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  2. 반도체기판상에 한계해상도 이하의 미세패턴을 형성하는 방법에 있어서, 피식각층상에 1차 포토레지스트막을 도포한 후 마스크패턴을 적용하여 제1차 사진식각공정에 의해 이 1차 포토레지스트막을 패터닝한 다음 경화시키는 공정과, 상기 경화된 1차 포토레지스트막위에 2차 포토레지스트막을 도포하는 공정, 이 2차 포토레지스트막을 제2차 사진식각공정에 의하여 패터닝하되 상기 마스크패턴을 패턴크기의 1/2만큼 오른쪽으로 쉬프트시킨 다음 노광을 행하여 패터닝하는 공정, 상기 제1차 사진식각 공정에 의해 패터닝된 경화된 1차 포토레지스트막과 상기 제2차 사진식각공정에 의해 페터닝된 2차 포토레지스트막이 일부 중첩되면서 이루어진 결과물을 마스크로 하여 상기 피식각층을 식각하여 패터닝하는 공정, 이 패터닝된 피식각층위에 3차 포토레지스트막을 도포한 후 경화시키고 구 위에 4차 포토레지스트막을 도포한 다음 제3차 사진식각공정을 행하여 이 4차 포토레지스트막을 패터닝하되 상기 마스크패턴을 패턴크기에 해당하는 거리만큼 왼쪽으로 쉬프트시킨 다음 노광을 행하여 패터닝하는 공정, 이 패터닝된 4차 포토레지스트막을 마스크로 하여 상기 경화된 3차 포토레지스트막을 식각해낸 후 이 경화된 3차 포토레지스트막 및 식각에 의해 노출된 상기 피식각층상에 5차 포토레지스트막을 도포하고 나서 제4차 사진식각공정을 행하여 이 5차 포토레지스트막을 패터닝하되, 상기 마스크패턴의 패턴크기의 1/2에 해당하는 거리만큼 왼쪽으로 쉬프트시켜 노광을 행하여 패터닝하는 공정, 및 상기 제3차 사진식각공정에 의해 패터닝된 경화된 3차 포토레지시트막과 상기 제4차 사진식각공정에 의해 패터닝된 5차 포토레지스트막이 일부 중첩되면서 이루어진 결과물을 마스크로 하여 상기 피식층을 식각한 후 상기 경화된 3차 포토레지스트막 및 5차 포토레지스트막을 제거하는 공정이 구비된 것을 특징으로 하는 미세패턴 형성방법.
  3. 제2항에 있어서, 상기 피식각층은 산화막인 것을 특징으로 하는 미세패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910016312A 1991-09-18 1991-09-18 미세패턴 형성방법 KR940010508B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019910016312A KR940010508B1 (ko) 1991-09-18 1991-09-18 미세패턴 형성방법
KR1019920017436A KR100230351B1 (ko) 1991-09-18 1992-09-24 패턴형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910016312A KR940010508B1 (ko) 1991-09-18 1991-09-18 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR930006850A true KR930006850A (ko) 1993-04-22
KR940010508B1 KR940010508B1 (ko) 1994-10-24

Family

ID=19320108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016312A KR940010508B1 (ko) 1991-09-18 1991-09-18 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR940010508B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10309266B3 (de) * 2003-03-04 2005-01-13 Infineon Technologies Ag Verfahren zum Bilden einer Öffnung einer Licht absorbierenden Schicht auf einer Maske
EP1577941B1 (en) * 2004-03-16 2015-04-08 Imec Method for creating a pattern in a material and semiconductor structure processed therewith
TWI303751B (en) 2004-03-16 2008-12-01 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
KR940010508B1 (ko) 1994-10-24

Similar Documents

Publication Publication Date Title
KR940015692A (ko) 패턴의 형성방법
JP4497259B2 (ja) フォトマスク及びこれを用いた半導体素子の微細パターン形成方法
KR940010315B1 (ko) 반도체 소자의 미세 패턴 형성 방법
DE4235702A1 (de) Verfahren zur Erzeugung von Strukturen eines Gesamtmusters in der Oberfläche eines Substrats
KR930006850A (ko) 미세패턴 형성방법
US20010041306A1 (en) Method of forming resist images by periodic pattern removal
KR100230351B1 (ko) 패턴형성방법
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
KR930006851A (ko) 미세패턴 형성방법
KR930018661A (ko) 콘택트홀의 형성방법
KR950015617A (ko) 반도체소자의 미세패턴 제조방법
KR970049060A (ko) 다중 노광에 의한 미세 패턴 형성 방법
KR20040046702A (ko) 이중 노광을 이용한 반도체 소자의 미세 패턴 형성방법
KR970076079A (ko) 미세패턴 형성방법
KR930024107A (ko) 미해상 회절 마스크(Dummy Diffraction Mask)
KR100278917B1 (ko) 반도체 소자의 콘택 마스크 제조방법
KR960012332A (ko) 반도체 소자의 미세패턴 형성방법
KR100436771B1 (ko) 반도체소자의감광막패턴형성방법
KR970076078A (ko) 고집적 반도체장치의 미세패턴 형성방법
KR0125294B1 (ko) 반도체 장치의 콘택홀 제조장치
KR100480811B1 (ko) 노광 마스크 및 그를 이용한 노광 방법
KR970008269B1 (ko) 반도체 소자의 미세패턴 제조방법
KR970016751A (ko) 마스크 패턴 형성 방법
KR890004986B1 (ko) 반도체의 다층 포토레지스트 제조방법
KR100277933B1 (ko) 위상반전마스크제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee