KR930004766Y1 - 디지탈/아날로그 변환기 - Google Patents

디지탈/아날로그 변환기 Download PDF

Info

Publication number
KR930004766Y1
KR930004766Y1 KR2019900017397U KR900017397U KR930004766Y1 KR 930004766 Y1 KR930004766 Y1 KR 930004766Y1 KR 2019900017397 U KR2019900017397 U KR 2019900017397U KR 900017397 U KR900017397 U KR 900017397U KR 930004766 Y1 KR930004766 Y1 KR 930004766Y1
Authority
KR
South Korea
Prior art keywords
transistors
turned
pmos
nmos
transistor
Prior art date
Application number
KR2019900017397U
Other languages
English (en)
Other versions
KR920010640U (ko
Inventor
김태경
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019900017397U priority Critical patent/KR930004766Y1/ko
Publication of KR920010640U publication Critical patent/KR920010640U/ko
Application granted granted Critical
Publication of KR930004766Y1 publication Critical patent/KR930004766Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

디지탈/아날로그 변환기
제1도는 종래의 디자탈/아날로그 변환기 회로도.
제2도는 본 고안에 따른 디자탈/아날로그 변환기 회로도.
제3a,b도는 제2도 회로에 따른 시뮬레이션 파형도.
* 도면의 주요부분에 대한 부호의 설명
1P-5P : 피모스 트랜지스터 1n-15n : 엔모스 트랜지스터
3 : 저항
본 고안은 트랜지스터의 수로 비트별 중량함수를 변화시키고, 접지(GND) 저항으로 선형성을 보상한 4비트 디자탈/아날로그 변환기에 관한 것으로, 특히 작은 칩면적 및 고속의 동작속도를 필요로 하는 소자에 적당하도록 한 디자탈/아날로그 변환기에 관한 것이다.
제1도는 종래의 디자탈/아날로그 변환기 회로도로서, 이에 도시된 바와같이 데이타 입력신호(A,B,C,D)가 피모스 트랜지스터(P1-P4)의 게이트에 각기 인가됨과 아울러 엔모스 트랜지스터(N1-N4)의 게이트에 각기 인가되게 접속되고, 전원단자(Vcc)가 상기 피모스 트랜지스터(P1-P4)의 소스 및 게이트가 접지된 피모스 트랜지스터(Po)의 게이트에 접속되어, 그 피모스 트랜지스터(P0-P4)의 드레인이 상기 엔모스 트랜지스터(N1-N4)의 드레인 및 게이트가 전원단자(Vcc)에 접속된 엔모스 트랜지스터(No)이 드레인에 공통접속되어, 그 접속점에 출력단자(OUT)가 접속되고, 상기 엔모스 트랜지스터(N0-N4)의 소스가 접지에 접속되어 구성된 것으로, 중량함수를 변화시키기 위한 워드라인이 조절되어 있다.
즉, 피모스 트랜지스터(P1)와 엔모스 트랜지스터(N1)의 컨덕턴스를 1로 둘 때 피모스 트랜지스터(P2)와 엔모스 트랜지스터(N2)의 컨덕턴스는 2이고, 피모스 트랜지스터(P3)와 엔모스 트랜지스터(N3)의 컨덕턴스는 4며, 피모스 트랜지스터(P4)와 엔모스 트랜지스터(N4)의 컨덕턴스는 8이며, 이와같이 컨덕턴스를 갖게하기 위해 각 트랜지스터의 워드라인이 조절되어 있다.
그리고, 피모스 트랜지스터(Po)와 엔모스 트랜지스터(No)는 바이어스용으로, 선형성을 증가시키기 위해 사용된다.
이와같이 구성된 종래 회로의 동작과정을 설명한다. 먼저, 데이타 입력신호(DCBA)가 “øøøøø”일 때 피모스 트랜지스터(P4-P1)는 온(on)되고, 엔모스 트랜지스터(N4-N1)는 오프(off)되어, 출력단자(OUT)에 전원단자(Vcc)의 전원전압인 5V가 출력된다.
그리고, 데이타 입력신호(DCBA)가 “øøø1”일때는 피모스 트랜지스터(P4-P2)는 온되고 피모스 트랜지스터(P1)는 오프되며, 엔모스 트랜지스터(N4-N2)는 오프되고 엔모스 트랜지스터(N1)은 온된다. 따라서 이때 온된 트랜지스터들인 피모스 트랜지스터(P4-P2)대 엔모스 트랜지스터(N1)의 컨덕턴스비는 14:1이 되어, 출력단자(OUT)의 전압은 Vcc×(1/14)만큼 떨어지게 된다. 또한, 데이타 입력신호(DCBA)가 “øøø”일 때는 피모스 트랜지스터(P4,P3,P1)는 온되고 피모스 트랜지스터(P2)는 오프되며, 엔모스 트랜지스터(N4,N3,N1)는 오프되고 엔모스 트랜지스터(N2)는 온된다. 따라서, 이때 온된 트랜지스터들인 피모스 트랜지스터(P4,P3,P1)대 엔모스 트랜지스터(N2)의 컨덕턴스 비는 13:2가 되어, 출력단자(OUT)의 전압은 Vcc×(1/13)만큼 떨어지게 된다. 이러한 방식으로 데이타 입력신호(DCBA)가 “1111”이 되면 피모스 트랜지스터(P4-P1)는 오프되고 엔모스 트랜지스터(N4-N1)는 온되어 출력단자(OUT)의 전압은 OV가 된다.
그런데, 상기와 같은 종래의 회로에 있어서는 선형성이 나쁜 단점이 있는데, 이는 W=(K)㎛인 트랜지스터 보다 W=(K/10)㎛인 트랜지스터 10개가 병렬로 연결된 구조에 의해 컨덕턴스 상호 보완이 유리하여 선형성이 우수하도록 작용하기 때문이며, 이 선형성을 보완하기 위해 트렌지스터(Po,No)의 바이어스 회로를 사용하면 선형성은 어느정도 보완이 되나 출력전압의 폭이 현저히 좁아지며, 또한 피모스 트랜지스터(Po)와 엔모스 트랜지스터(No)가 항상 온되어 있는 관계로 과도한 온상태의 전류가 흐르게 되는 단점이 있었다.
본 고안은 이와같은 종래의 단점을 감안하여, 트랜지스터의 수를 조절하여 각 비트별 중량함수를 변화시키고, 접지저항을 사용하여 선형성을 개선할 수 있게 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 고안에 따른 디자탈/아날로그 변환기 회로도로서, 이에 도시한 바와같이 데이타 입력신호(A),(B),(C),(D)가 피모스 트랜지스터(1P),(2P,3P), (4P-7P),(8P-15P)의 게이트에 각기 인가됨과 아울러 엔모스 트랜지스터(1n),(2n,3n),(4n-7n),(8n-15n)의 게이트에 각기 인가되게 접속하고, 전원단자(Vcc)를 상기 피모스 트랜지스터(1P-5P)의 소스에 공통 접속하고, 그 피모스 트랜지스터(1P-15P)의 드레인을 상기 엔모스 트랜지스터(1n-15n)의 드레인에 공통접속하여, 그 접속점에 출력단자(OUT)를 접속하고, 상기 엔모스 트랜지스터(1n-15n)의 소스에 접지저항(3)을 공통접속하여 구성한 것으로, 상기 피모스 트랜지스터(1P-15P) 및 엔모스 트랜지스터(1n-15n)의 각 중량함수를 1이라할 때, 상기 데이타 입력신호(A)의 비트에 대한 중량함수는 1로 되고, 데이타 입력신호(B)의 비트에 대한 중량함수는 2로되며, 데이타 입력신호(C)의 비트에 대한 중량함수는 4로되며, 데이타 입력신호(D)의 비트에 대한 중량함수는 8로되게 되어있다.
이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
전원단자(Vcc)에 5V의 전원이 인가되고, 데이타 입력신호(DCBA)가 “øøøø”일 때는, 피모스 트랜지스터(15P-1P)는 온되고 엔모스 트랜지스터(15n-1n)는 오프되어 출력단자(OUT)의 전압은 5V가 된다.
또한 데이타 입력신호(DCBA)가 “øøø1”일 때는 피모스 트랜지스터(15P-2P)는 온되고 피모스 트랜지스터(1P)는 오프되며, 엔모스 트랜지스터(15n-2n)는 오프되고 엔모스 트랜지스터(1n)는 온되며, 이에 따라 그 온된 트랜지스터들인 피모스 트랜지스터(15P-2P)대 엔모스 트랜지스터(1n)의 컨덕턴스비는 14:1이 되어, 출력단자(OUT)의 전압은 전원단자(Vcc)의 전압 5V에서 Vcc×(1/14)만큼 떨어지게 된다.
또한 데이타 입력신호(DCBA)가 “øø1ø”일 때는 피모스 트랜지스터(15P-4P,1P)는 온되고 피모스 트랜지스터(2P,3P)는 오프되며, 엔모스 트랜지스터(15n-4n,1n)는 오프되고 엔모스 트랜지스터(2n,3n)는 온되며, 이에따라 그 온된 트랜지스터들인 피모스 트랜지스터(15P-4P,1P)대 엔모스 트랜지스터(2n,3n)의 컨덕턴스비 13:2가 되어 출력단자(OUT)의 전압은 전원단자(Vcc)의 전압 5V에서 Vcc×(2/13)만큼 떨어지게 된다.
이러한 방식으로 하여 데이타 입력신호(DCBA)가 “1111”이 되면, 피모스 트랜지스터(15P-1P)도 오프되고 엔모스 트랜지스터(15n-1n)는 온되어 출력단자(OUT)의 전압은 OV가 된다.
그리고, 접지저항(3)은 피모스 대 엔모스의 컨덕턴스비나 비선 형성의 차이를 보상해주어, 출력단자(OUT)의 출력전압의 폭이 유지되면서 선형성을 좋게해 주며, 또한 전력소모를 작게해 주는 역할을 한다.
제3a,b도는 제2도의 회로를 시뮬레이션(SPICE Simulation)한 파형을 보인 것으로, 우수한 선형성을 가짐을 알 수 있다.
이상에서와 같이 본 고안은 회로가 극히 간단하고 트랜지스터의 크기를 임의로 조절할 수 있어 칩(chip)상의 극히 작은 면적에 구현할 수 있으므로 고속의 동작속도를 얻을 수 있으며, 전력 소모도 줄일 수 있는 효과가 있다.
그리고 본 고안 회로는 게이트 어레이(Gate Array)나 스텐다드 셀 등에 라이브러리(Library)화 할 수 있을 것으로 보며, 일반 풀커스터 집적회로(Full Custom IC)로도 개발될 수 있고, 크기를 매우 작제할 수 있으므로 고(High) 이일드(Yield)의 양산을 기대할 수 있게 된다.

Claims (2)

  1. 데이타 입력신호(A),(B),(C),(D)가 비트별 갯수의 피모스 트랜지스터(1P),(2P,3P),(4P-7P),(8P-15P)의 게이트 및 엔모스 트랜지스터(1n),(2n,3n), (4n-7n),(8n-15n)의 게이트에 각기 공통인가되게 접속하고, 전원단자(Vcc)를 상기 피모스 트랜지스터(1P-15P)의 소스에 공통 접속하고, 그 피모스 트랜지스터(1P-15P)의 드레인을 상기 엔모스 트랜지스터(1n-15n)의 드레인에 공통접속함과 아울러 그 접속점에 출력단자(OUT)를 접속하여 구성된 것을 특징으로 하는 디자탈/아날로그 변환기.
  2. 제1항에 있어서, 엔모스 트랜지스터(1n-15n)의 소스에 접지저항(3)을 접속하여 구성된 것을 특징으로 하는 디자탈/아날로그 변환기.
KR2019900017397U 1990-11-13 1990-11-13 디지탈/아날로그 변환기 KR930004766Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900017397U KR930004766Y1 (ko) 1990-11-13 1990-11-13 디지탈/아날로그 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900017397U KR930004766Y1 (ko) 1990-11-13 1990-11-13 디지탈/아날로그 변환기

Publications (2)

Publication Number Publication Date
KR920010640U KR920010640U (ko) 1992-06-17
KR930004766Y1 true KR930004766Y1 (ko) 1993-07-23

Family

ID=19305352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900017397U KR930004766Y1 (ko) 1990-11-13 1990-11-13 디지탈/아날로그 변환기

Country Status (1)

Country Link
KR (1) KR930004766Y1 (ko)

Also Published As

Publication number Publication date
KR920010640U (ko) 1992-06-17

Similar Documents

Publication Publication Date Title
US6522279B2 (en) Digital to analog converter with reduced ringing
JP4102016B2 (ja) 電流スイッチング回路
US20070001985A1 (en) Display device
JP4102003B2 (ja) 電気回路
US5331322A (en) Current cell for digital-to-analog converter
US5237212A (en) Level converting circuit
US6686779B2 (en) Driver circuit for differentially outputting data from internal circuitry of an LSI to outside the LSI
JPS60132422A (ja) デイジタルアナログ変換器
KR100484257B1 (ko) 반도체 소자의 차동증폭형 입력 버퍼
JP3003625B2 (ja) Ｃｍｌｃｍｏｓ変換回路
US6211721B1 (en) Multiplexer with short propagation delay and low power consumption
US5696512A (en) Digital/analog (D/A) converting device with unit current generating circuit having differential switching and reference voltage generating circuits
US5748128A (en) Reduced current quadratic digital/analog converter with improved settling-time
JPH07112155B2 (ja) スイッチング定電流源回路
US20030080889A1 (en) Current cell driving circuit in digital-to-analog converter
US20010052867A1 (en) Digital-to-analog converter
KR930004766Y1 (ko) 디지탈/아날로그 변환기
US5136293A (en) Differential current source type d/a converter
WO1996038912A1 (fr) Circuit a retard variable
US5870045A (en) D/A converter
JPS6366084B2 (ko)
US5004938A (en) MOS analog NOR amplifier and current source therefor
JPH08130477A (ja) 抵抗ストリング型ｄ／ａ変換器
KR930005938Y1 (ko) 통신용 샘플앤드 홀드 회로
JPS62195929A (ja) ラダー抵抗型ｄ／ａ変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 13

EXPY Expiration of term