KR930004574B1

KR930004574B1 - 3상전원의 결상 검출회로

Info

Publication number: KR930004574B1
Application number: KR1019900012973A
Authority: KR
Inventors: 박장수
Original assignee: 금속계전주식회사; 백중영
Priority date: 1990-08-22
Filing date: 1990-08-22
Publication date: 1993-06-01
Also published as: KR920004850A

Abstract

내용 없음.

Description

3상전원의 결상 검출회로

제1도는 종래 3상전원의 결상검출 회로도.

제2(a)도 및 제2(b)도는 제1도에 따른 검출전류 파형도.

제3도는 본 발명에 따른 3상전원의 결상검출 회로도.

제4도는 제3도 위상 쉬프터의 상세회로도.

제5도는 제3도 가산기의 상세회로도.

* 도면의 주요부분에 대한 부호의 설명

11-13 : 전압변환회로 14-17 : 위상쉬프터

18 : 정상분가산기 20 : 역상분가산기

19,21 : 직류변환기 22 : 마이크로 프로세서

본 발명은 3상전원의 결상검출회로에 관한 것으로, 특히 3상전류를 검출하여 정상분과 역상분을 하드웨어적으로 구분한 후, 불평형률을 구해 그에따른 3상결상검출을 하도록 한 3상전원의 결상검출회로에 관한 것이다.

일반적으로, 3상(R,S,T)전원의 고장 즉, 과전류, 단락, 역산, 결상, 누전등의 이상발생시 이를 검출한 후 이에따라 전원을 차단하여 회로를 보호하는데, 완전결상을 검출하는 것은 비교적 쉬운 편이나 불완전결상을 검출하는 것은 비교적 어렵다. 이는 3상의 상이 델타(△)결선이냐 와이(Y)결선이냐에 따라서 달라지기 때문이다.

종래 3상전원의 결상검출회로는 제1도에 도시된 바와같이, 3상(R),(S),(T)전원의 전류를 변류기(CT₁),(CT₂),(CT₃)를 각기 통해 검출후 브리지다이오드(BD₁),(BD₂),(BD₃)를 통해 정류하여 공통으로 부담회로(1)에 인가하고, 그 부담회로(1)에서 큰 전류차단후 전압변환 회로(2)에서 전압강하시켜 아날로그/디지탈변환기(3)에 입력시키며, 그 아날로그/디지탈변환기(3)에서 디지탈화된 신호를 마이크로 프로세서(4)가 읽어들여 결상유무를 판별한다.

부담회로(1)는 부하(Load)로서, 브리지다이오드(BD₁,BD₂,BD₃)를 통해 정류된 각상의 전류가 더해져서 큰 전류가 흐르므로 이 큰 전류를 거의 모두 흘려주기 위한 작용을 하며, 이 부담회로(1)에서 대부분의 전류는 상쇄되고 작은 전류가 전압변환회로(2)에 인가된다. 이 전압변환회로(2)는 가변저항(VR)으로 전압레벨변환을 하여 이날로그/디지탈변환기(3)의 입력레벨을 맞추게 된다.

제2(a)도 및 제2(b)도는 제1도에 따른 완전결상파형 및 3상전류파형도로서, 제2(a)도는 완전결상일때의 파형도이고, 제2(b)도는 전파정류한 3상전류파형도이다. 여기서, 불평형률은 피크전압(Vpeak)가 최소전압(Vmin)의 차를 이용하여 구하는데, 즉 불평형률

에 의해 계산한다.

그러나, |Vpeak-Vmin|의 차는 같지만 피크전압(Vpeak), 최소전압(Vmin)이 변할 수 있다는 점과 피크전압(Vpeak)이 정격전류가 아니기 때문에 완전결상에서는 불평형률에 따른 결상검출이 가능하지만 불완전결상에서는 용이하지 않는 문제점이 있었다.

본 발명은 이와같은 종래의 문제점을 감안하여, 3상전류의 정상분과 역상분을 하드웨어적으로 구한후 그로부터 결상검출에 필요한 불평형률을 구할수 있게 함으로써 불완전 결상에서도 불평형률에 의한 결상검출을 할수 있게 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제3도는 본 발명에 따른 3상 전원 결상검출회로도로서, 이에 도시한 바와 같이 3상(R),(S),(T)전원의 전류를 검출하는 변류기(CT₁),(CT₂),(CT₃)와, 이 변류기(CT₁),(CT₂),(CT₃)의 검출전류를 전압으로 변환하는 전압변환회로(11),(12),(13)와, 이 전압변환회로(12),(13)의 출력전압(Vb),(Vc)을 각기 120°위상 쉬프트시키는 위상 쉬프터(14),(16)와, 이 위상 쉬프터(14),(16)의 출력전압을 120°위상 쉬프트시키는 위상 쉬프터(15),(17)와, 상기 전압변환회로(11)의 출력전압(Va) 및 상기 위상 쉬프터(15)(16)의 출력전압을 가산하여 정상분 가산값(II⁺)으로 출력하는 정상분 가산기(18)와, 상기 전압변환회로(11)의 출력전압(Va) 및 상기 위상 쉬프터(14),(17)의 출력전압을 가산하여 역상분 가산값(II^-)으로 출력하는 역상분 가산기(20)와, 상기 정상분가산기(18)의 출력신호 및 상기 역상분 가산기(20)의 출력신호를 각기 직류레벨신호로 변환하는 직류변환기(19),(21)와, 이 직류변환기(19),(21)의 출력신호로부터 불평형률을 구해 결사검출 및 그에따른 제어를 수행하는 마이크로 프로세서(22)로 구성한 것으로, 이와같이 구성한 본 발명의 작용 및 효과를 설명하면 다음과 같다.

본 발명은 위상차방식의 불평형률(η)을 이용하여 결상을 검출하는데, 불평형률(η)=Y/X=역상분/정상분으로 정의된다.

정상분 X=|II⁺|=1/3|IIa+aIIb+a²IIc|

역상분 Y=|II^-|=1/3|IIa+a²IIb+aIIc|이다.

여기서, a=-1/2+j

, a²=-1/2-j

이고, IIa=Iaejωt, IIb=Igej(ωt-α), IIc=Icej(ωt+β)의 페이져 이며, Ia, Ib, Ic는 각상 전류의 절대값이다.

그런데, 정의에서 불평형률(η)은 정상분(X)과 역상분(Y)의 크기에 의해 결정되므로 IIa, IIb, IIc를 리얼타임영역으로 계산하면, ia(t) Ia cos(ωt), ib(t)=Ib cos(ωt-α), ic(t)=Ic cos(ωt+β)라 할 수 있으며, 이에따라 정상분 X=1/3| Ia cos ωt+Ib cos(ωt-α-240°)+Ic cos(ωt+β+120°)|이고, 역상분 Y=1/3|Ia cos ωt+Ib cos(ωt-α-120°)+Ic cos(ωt+β+240°)|이다.

이 정상분(X) 및 영상분(Y)은 제3도의 회로에 의하여 하드웨어적으로 검출된다.

따라서, 불평형률(η)=

를 구하여 걸상정도를 판별할 수 있게 된다. 즉 불평형률(η)의 값은 0과 1사이의 범위에 해당하는 값으로 "0" 정상이고, "1"이면 완전결상을 의미한다.

제4도는 제3도 위상쉬프터(4)의 상세 회로도로서, 이에 도시한 바와같이 입력전압(Vb)을 저항(R₁)을 통해 연산증폭기(OP₁)의 반전입력단자(-)에 인가함과 아울러 그 입력전압(Vb)을 가변저항(Ri)을 통한 후 접지콘덴서(Ci) 및 상기 연산증폭기(OP₁)의 비반전입력단자(+)에 인가하게 접속하며, 그 연산증폭기(OP₁)의 출력단자를 접지저항(R₃)에 접속하여 위상쉬프트된 신호를 출력함과 아울러 저항(R₂)을 통해 그의 반전입력단자(-)에 피드백시키게 구성한다.

여기서, 지연위상각(θ)은 Ri=tan(θ/2)/(2π fci)의 공식에 의해 구할 수 있으므로 가변저항(Ri) 및 콘덴서(Ci)의 값을 조절하여 지연위상각(θ)을 결정한다.

그리고, 위상쉬프터(15,16,17)도 상기 위상 쉬프터(14)와 동방식으로 구성한다.

제5도는 제3도 정상분 가산기(18)의 상세회로도로서, 이에 도시한 바와같이 전압변환회로(11)의 출력전압(Va), 위상쉬프터(14),(15)를 순차로 통해 240°위상 쉬프트된 전압변환회로(12)의 출력전압(Vb) 및 위상쉬프트(16)에서 120°위상 쉬프된 전압변환회로(13)의 출력전압(Vc)을 저항(R₁₁),(R₁₂),(R₁₃)을 각기 통해 연산증폭기(OP₁₁)의 반전입력단자에 공통인가시켜 반전증폭하고, 이 연산증폭기(OP₁₁)의 출력신호를 저항(R₁₆)을 통해 연산증폭기(OP₁₂)의 반전입력단자에 인가시켜 반전증폭기 후 최종출력[Vo=1/3(Va+Vb+Vc)]하게 구성한다. 이때, 저항(R₁₁,R₁₂,R₁₃,R₁₄)의 값을 R₁₁=R₁₂=R₁₃=3R₁₄로 하면 그 출력전압(Vo)은 1/3(Va+Vb+Vc)로 된다.

그리고, 역상분 가산기(20)도 상기 정상분가산기(18)와 동일방식으로 구성한다.

각상(R),(S),(T) 전원의 전류가 변류기(CT₁),(CT₂),(CT₃)에서 각기 검출된후 전압변환회로(11),(12),(13)에서 전압(Va),(Vb),(Vc)으로 변환되어 출력된다. 따라서 정상분가산기(18)에서는 전압변환회로(11)의 출력전압(Va), 위상쉬프터(14),(15)를 순차로 통해 240°지연된 전압변환회로(12)의 출력전압(Vb) 및 위상쉬프터(16)를 통해 120°지연된 전압변환회로(13)의 출력전압(Vc)을 가산하여 정상분가산값(II⁺)으로 출력하고, 역상분가산기(20)에서는 전압변환회로(11)의 출력전압회로(11)의 출력전압(Va), 위상쉬프터(14)를 통해 120°지연된 전압변환회로(12)의 출력전압(Vb) 및 위상쉬프터(16),(17)를 순차로 통해 240°지연된 전압변환회로(13)의 출력전압(Vc)을 가산하여 역상분 가산값(II⁺)으로 출력된다. 이와같이 정상분가산기(18) 및 역상분가산기(20)에서 출력되는 정상분 가산값(II⁺)신호 및 역상분 가산값(II⁺)신호는 직류변화기(19),(21)를 통해 각각의 절대값인 실효값으로 변환되어, 정상분(X) 및 역상분(Y)으로 된후 마이크로프로세서(22)에 입력된다. 따라서 마이크로 프로세서(22)는 상기 정상분(X) 및 역상분(Y)의 실효값으로 불평형률

을 구하여 결상정도를 판별하고 일예로 불평형률이 "0"이면 정상으로 판별하고 "1"이면 완전결상으로 판별한후 그에 따른 제어를 수행한다.

이상에서 설명한 바와같이 본 발명은 3상전류를 검출하여 정상분과 역상분을 하드웨어적으로 연산하여 불평형률을 구하므로 불완전결상에서도 정확한 결상검출을 할 수 있으며, 와이(Y)결선이 결상일때 한상의 전류가 제로가 되어 결상검출이 용이한데 비하여 델타(△)결선은 결상검출이 용이하지 못하던 문제점을 해소시키므로 델타(△)결선 3상전류의 결상을 검출하는데 이용되어 회로차단기 계통에 많이 이용되는 효과가 있다.

Claims

3상(R,S,T) 전원의 전류를 검출하는 변류기(CT₁,CT₂,CT₃)의 검출전류를 각기 전압으로 변환하는 전압변환회로(11,12,13)와, 상기 전압변환회로(12,13)의 출력전압(Vb,Vc)을 각기 120°위상 쉬프트시키는 위상쉬프터(14,16)와, 상기 위상쉬프터(14,16)의 출력전압을 각기 120°위상쉬프트 시키는 위상쉬프터(15,17)와, 상기 전압변환회로(11)의 출력전압(Va) 및 상기 위상쉬프터(15,16)의 출력전압을 가산하여 정상분 가산값신호로 출력하는 정상분가산기(18)와, 상기 전압변환회로(11)의 출력전압(Va) 및 위상쉬프터(14,17)의 출력전압을 가산하여 역상분 가산값신호로 출력하는 역상분가산기(20)와, 상기 정상분가산기(18) 및 역상분 가산기(20)의 출력신호를 각기 직류레벨신호로 변환하여 정상분(X) 및 역상분(Y)으로 출력하는 직류변환기(19,21)와, 상기 직류변환기(19,21)에서 출력되는 정상분(X) 및 역상분(Y)을 입력받아 불평형률을 구해 결상을 검출하는 마이크로 프로세서(22)로 구성하여 된 것을 특징으로 하는 3상전원의 결상검출회로.