KR930004348B1 - 액정 표시소자의 박막 트랜지스터 - Google Patents

액정 표시소자의 박막 트랜지스터 Download PDF

Info

Publication number
KR930004348B1
KR930004348B1 KR1019900015131A KR900015131A KR930004348B1 KR 930004348 B1 KR930004348 B1 KR 930004348B1 KR 1019900015131 A KR1019900015131 A KR 1019900015131A KR 900015131 A KR900015131 A KR 900015131A KR 930004348 B1 KR930004348 B1 KR 930004348B1
Authority
KR
South Korea
Prior art keywords
electrode
thin film
pixel electrode
film transistor
liquid crystal
Prior art date
Application number
KR1019900015131A
Other languages
English (en)
Other versions
KR920007202A (ko
Inventor
윤기천
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900015131A priority Critical patent/KR930004348B1/ko
Publication of KR920007202A publication Critical patent/KR920007202A/ko
Application granted granted Critical
Publication of KR930004348B1 publication Critical patent/KR930004348B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit

Abstract

내용 없음.

Description

액정 표시소자의 박막 트랜지스터
제1도는 종래 액정 표시소자의 박막 트랜지스터를 개략적으로 나타낸 발췌 단면도.
제2도는 본 발명에 따른 액정 표시소자의 박막 트랜지스터를 개략적으로 나타낸 발췌 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 게이트전극
3 : 제1절연층 4 : 제2절연층
5 : 화소전극 6 : 반도체층
7 : 소오스전극 8 : 드레인전극
9 : 배향막
본 발명은 액정 표시소자의 박막 트랜지스터에 관한 것으로서, 특히 드레인전극과 화소전극의 구조를 개량하여 된 액정 표시소자의 박막 트랜지스터에 관한 것이다.
일반적으로 비능동 발광 방식의 매트릭스형 액정 표시소자는, 화소의 스위칭소자로서 각 화소마다의 박막 트랜지스터를 구비하고 있는 바, 횡, 열로 배치된 소오스 시그널 라인과 게이트 시그널라인의 각 교차점마다 박막 트랜지스터가 마련되어 소오스전극과 게이트전극이 상기 소오스라인과 게이트라인에 각각 접속되며, 드레인전극에는 액정의 배향방향을 결정하는 화소전극이 연결되도록 되어 있다.
이러한 종래의 액정 표시소자에 있어서 본 발명이 개량의 대상으로 하는 투광형 액정 표시소자의 한 화소에 해당하는 하나의 박막 트랜지스터와 이 인근의 구조가 제1도에 발췌 도시되어 있다. 이 배면 투광형 액정 표시소자는 배면판측에 마련된 광원으로부터의 배경광이 배면판-화소전극-전면판의 방향으로 투과하도록 된 것으로서, 액정 표시소자의 배면판에 해당하는 투명기판(1)에 일방향으로 배열된 게이트라인(미도시)에 연결되는 크롬재질의 게이트전극(2), 상기 게이트전극을 전기적으로 절연하는 질화규소(SiNx) 재질의 제1 절연층(3)과 제2 절연층(4), 비정질 실리콘으로 된 반도체층(6), 상기 게이트 라인에 대해 직교하는 방향으로 배열되는 소오스라인(미도시)에 전기적으로 연결되는 소오스전극(7)과, 그 일측의 화소전극(5)에 연결되는 드레인전극(8), 상기 요소를 절연함과 아울러 액정을 일방향으로 배향시키는 배향막(9)의 순으로 적층형성되는 단층 구조를 가진다.
그리고 상기한 드레인전극(8)과 화소전극(5)이 상기 제2 절연층(4)에 형성된 스루우 홀(Through hole; 4')을 통하여 접속되도록 되어 있는 바, 상기한 드레인 전극(8)은 일반적으로 알루미늄으로 이루어지고, 상기 화소전극(5)은 ITO(Indium thin oxide)로 이루어진다.
이러한 종래 액정 표시소자의 제조공정은 주로 박막형성공정을 통하여 이루어지는데 상기 알루미늄재질의 드레인전극(8)과 상기 화소전극(5)을 접속시키기 위하여는 화소전극(5)이 형성된 후, 상기 제2 절연층(4)을 형성하고, 이에 이어 사진 식각법을 통하여 상기 제2 절연층(4)이 상기 화소전극(5)을 상부측에 위치되는 상기의 스루우 홀(4')을 형성하고, 그리고 상기 제2 절연층(4)의 상부에 소오스전극(7)과 함께 드레인전극(8)을 형성하여 상기 드레인전극(8)과 상기 화소전극(5)이 상기 제2 절연층(4)의 스루우 홀(4')을 통하여 전기적으로 접속되게 한다.
그러나 이러한 구조의 액정 표시소자에 있어서 상기 드레인 전극과 화소전극은 그 접착성이 좋지 못하기 때문에 이들간의 접촉불량에 의한 제품의 불량화가 다발하고 있는 실정이다. 특히 그 제조 공정에 있어서도, 상기한 바와 같이 드레인전극과 화소전극을 접속시키기 위하여 스루우홀을 형성해야 하는데 이를 위한 가공 공정이 복잡한 단점을 가진다.
본 발명은 상기한 문제점을 개선할 수 있는 액정 표시소자의 박막 트랜지스터를 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명은, 투명 기판에 일방향으로 배열된 게이트라인에 연결되는 게이트 전극, 상기 게이트전극을 전기적으로 절연하는 절연층, 비정질 실리콘으로 된 반도체층, 상기 게이트 라인에 대해 직교하는 방향으로 배열되는 소오스라인에 전기적으로 연결되는 소오스전극과, 그 일측의 화소전극에 연결되는 드레인전극을 구비한 액정 표시소자의 박막 트랜지스터에 있어서, 상기 드레인전극과 상기 화소전극이 알루미늄에 의해 일체로 형성되고, 상기 화소전극의 두께가 50 내지 80Å 범위내에 있도록 하여 된 점에 그 특징이 있다.
이하 첨부된 도면을 참조하면서 본 발명의 한 실시예를 상세히 설명한다. 제2도에 본 발명의 박막 트랜지스터가 발췌 도시되어 있다.
이 박막 트랜지스터는 횡열로 배열된 소오스라인(미도시)과 게이트라인(미도시)의 각 교점 근방에 형성된다. 이 배면 투광형 액정 표시소자는 배면판에 해당하는 투명기판(1)의 후측에 마련된 광원(미도시)으로부터의 배경광인(미도시)에 연결되는 크롬재질의 게이트전극(2), 상기 게이트전극을 전기적으로 절연하는 질화 규소(SiNx) 재질의 절연층(3), 비정질 실리콘으로 된 반도체층(6), 상기 게이트 라인에 대해 직교하는 방향으로 배열되는 소오스라인(미도시)에 전기적으로 연결되는 알루미늄재질의 소오스전극(7)과, 그 일측의 화소전극(5)와 일체로 형성되는 알루미늄 재질의 드레인전극(8), 상기 요소를 절연함과 아울러 액정을 일방향으로 배향시키는 배향막(9)이 그 순서대로 적층형성되는 단층 구조를 가진다.
이상과 같은 구조의 박막 트랜지스터에 있어서, 상기 소오스전극과 드레인전극 그리고, 화소전극은 하나의 재질, 즉 알루미늄에 의해 일시에 형성된 후 에칭공정에 의해 각각의 요소로 분리형성되는 것으로서, 상기 드레인 전극과 소오스전극은 약 4000 내지 5000Å정도의 두께를 가지며, 상기 화소전극은 약 50 내지 80Å정의 두께를 가지도록 에칭처리된다. 상기 화소전극이 두께는 두께의 변화에 따른 광투과율을 고려하여 된 것으로서, 상기 범위내에서는 광투과율이 약 85 내지 90% 정도이므로 실용상 문제가 없다.
이상과 같은 구조를 가지는 본 발명의 박막 트랜지스터에 의하면 다른 소재의 드레인전극과 화소전극을 사용하는 박막 트랜지스터로부터의 여러문제점이 개선된다. 즉, 화소전극과 드레인전극간의 접촉불량의 우려가 없기 때문에 이에 따른 제품의 불량화가 완전방지되며, 그 구조에 있어서도 하나의 절연층을 가지도록 단순화된다. 그리고 그 제조공정에 있어서도, 절연층을 형성하는 공정이 하나로 단축되고, 이에 스루우 홀을 형성하기 위한 사진 식각공정이 제거되게 됨으로써 제품의 생산성 향상이 이루어지게 된다.

Claims (1)

  1. 투명기판에 일방향으로 배열된 게이트라인에 연결되는 게이트전극, 상기 게이트전극을 전기적으로 절연하는 절연층, 비정질 실리콘으로 된 반도체층, 상기 게이트라인에 대해 직교하는 방향으로 배열되는 소오스라인에 전기적으로 연결되는 소오스전극과, 그 일측의 화소전극에 연결되는 드레인전극을 구비한 액정 표시소자의 박막 트랜지스터에 있어서, 상기 드레인 전극과 상기 화소전극이 알루미늄에 의해 일체로 형성되고, 상기 화소전극의 두께가 50 내지 80Å범위내에 있도록 하여 된 것을 특징으로 하는 액정표시 소자의 박막 트랜지스터.
KR1019900015131A 1990-09-24 1990-09-24 액정 표시소자의 박막 트랜지스터 KR930004348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900015131A KR930004348B1 (ko) 1990-09-24 1990-09-24 액정 표시소자의 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900015131A KR930004348B1 (ko) 1990-09-24 1990-09-24 액정 표시소자의 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR920007202A KR920007202A (ko) 1992-04-28
KR930004348B1 true KR930004348B1 (ko) 1993-05-26

Family

ID=19303955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015131A KR930004348B1 (ko) 1990-09-24 1990-09-24 액정 표시소자의 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR930004348B1 (ko)

Also Published As

Publication number Publication date
KR920007202A (ko) 1992-04-28

Similar Documents

Publication Publication Date Title
US11143923B2 (en) Display device
KR100376338B1 (ko) 액티브 매트릭스형 액정표시장치
KR101049001B1 (ko) 횡전계 방식(ips)의 컬러필터 온박막트랜지스터(cot) 구조의 액정표시장치
KR100270127B1 (ko) 액정표시장치
WO2002031887A1 (fr) Transistor et visuel comprenant ce transistor
KR100223899B1 (ko) 액정표시장치의 구조 및 제조방법
JP2003167270A (ja) 反射型液晶表示装置及びその製造方法
JPH06258661A (ja) 液晶表示装置
US4991939A (en) Liquid crystal display device
US20060131582A1 (en) Thin film transistor array panel and manufacturing method thereof
KR0181781B1 (ko) 액정표시장치의 배열기판 및 그 제조방법
KR100192373B1 (ko) 액정표시장치의 구조
JPH06130418A (ja) アクティブマトリクス基板
JP2502529B2 (ja) 液晶表示装置
KR930004348B1 (ko) 액정 표시소자의 박막 트랜지스터
JP2000022156A (ja) 薄膜トランジスタ及びそのアレイ
US11333946B2 (en) Display panel and display module
JPH09311327A (ja) 液晶表示装置
KR930004349B1 (ko) 액정 표시소자의 박막 트랜지스터
JPH0220830A (ja) 薄膜トランジスタアレイ
KR100612993B1 (ko) 광시야각 액정 표시 장치 및 그에 사용되는 기판
JP2768590B2 (ja) アクティブマトリクス基板
KR20090014796A (ko) 액정 표시 장치
JPH04268536A (ja) アクティブマトリクス基板およびその製造方法
JP2001305575A (ja) 薄膜トランジスタアレイ基板の製造方法、薄膜トランジスタアレイ基板および液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080429

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee