KR930003575B1 - 순차주사 비디오 처리기 - Google Patents

순차주사 비디오 처리기 Download PDF

Info

Publication number
KR930003575B1
KR930003575B1 KR1019850002426A KR850002426A KR930003575B1 KR 930003575 B1 KR930003575 B1 KR 930003575B1 KR 1019850002426 A KR1019850002426 A KR 1019850002426A KR 850002426 A KR850002426 A KR 850002426A KR 930003575 B1 KR930003575 B1 KR 930003575B1
Authority
KR
South Korea
Prior art keywords
signal
time
frequency
luminance
compressed
Prior art date
Application number
KR1019850002426A
Other languages
English (en)
Other versions
KR850007358A (ko
Inventor
토마스 필링 러셀
헨리 윌리스 도날드
Original Assignee
알씨 에이 라이센싱 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알씨 에이 라이센싱 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알씨 에이 라이센싱 코포레이션
Publication of KR850007358A publication Critical patent/KR850007358A/ko
Application granted granted Critical
Publication of KR930003575B1 publication Critical patent/KR930003575B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00Colour television systems
    • H04N11/04Colour television systems using pulse code modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.

Description

순차주사 비디오 처리기
제 1 도는 본 발명을 실시하는 순차주사 비디오 처리기의 블럭도.
제 2 도는 제 1 도의 회로에서 사용되는 가속 처리기의 특정한 실시예도.
제3a 내지 3m도는 제 1 도 및 제 2 도의 회로동작을 설명하는데 유용한 파형도.
* 도면의 주요부분에 대한 부호의 설명
37 : 칼라매트릭스 53, 55 : 감산기
57 : 수직피킹 회로 61 : 가산기
62 : 선형보간기
본 발명은 비월 비디오 신호에서 비 비월 비디오의 주사라인을 발생하는 순차주사 비디오 처리기에 관한 것이다.
최근의 고선명도 텔레비젼 시스템의 개발에 있어서의 관심은 현존하는 방식의 제한내에서 현시스템의 주관적인 성능을 향상시키려는 기술에 집중되어져 왔다. 한 방법으로서, 순착 즉 비 비월주사가 사용된다. 종래의 2대 1수직비월 포맷으로 공급된 입력 비디오 신호는 우선, 메모리에 기억되고, 그 다음에 비 비월 즉 라인 순차주사 방식으로 이중라인 주파수로 메모리에서 판독되어 입력 비디오 신호의 각 주사라인에 표시 비디오 신호의 두 주사라인을 발생한다.
순차주사 비디오 처리기의 한가지 형태는 라인 기억 장치를 사용해서 동일 필드(field)내의 비월 비디오 주사라인에 포함된 휘도 및 색도 정보로부터 시간압축된 휘도 및 색도 비디오 신호를 발생하는 라인 보간식(interpolation) 순차주사 시스템이다. 라인 보간 순차주사를 사용할때 생겨날 수 있는 수직천이에서의 첨예도의 손실을 방지 위해서, 표시 비디오 신호의 비 비월 시간 압축된 주사라인내에 수직피킹(verticalpeaking) 정보를 삽입하지만, 표시 비디오 신호의 피킹부를 정확하게 표시하기 위해서는, 수직피킹 정보의 극성이 시간압축된 비디오 신호의 각 주사라인마다 교번되도록 되어있다.
본 발명의 특징에 의하면, 라이순차 비디오 처리시스템의 메모리 기억용량은, 병렬로 동작하는 2개의 시간 압축단을 제공함으로써 적게 유지된다. 상기 각각의 시간 압축단은 제 1 라인 주파수로 발생되는 비월 휘도 및 색도 신호를 처리하고, 각 처리기가 비월 휘도 정보로부터 수직피킨 정보를 추출하여 시간압축되며 증강된 휘도 신호를 제1라인 주파수의 배수인 제 2 라인 주파수로 발생한다. 상기 증강된 휘도 신호는 시간 압축된 표시 비디오 신호의 주사라인 1개 걸러 적당한 반대 극성의 수직피킹 정보를 포함한다.
본 발명의 다른 특징에 의하면, 이 시간압축단은 수직상세 정보로 이미 증강된 비월 휘도 신호를 발생하는 종래의 비월 디지탈 비디오 신호 처리기에서 사용하기에 적합하다. 라인 순차주사 비디오 처리 시스템에서는, 반대 극성의 수직피킹 정보가 수직상세 정보로부터 인출된다. 본 발명의 이러한 특징에 따른 시간압축단은 비월 휘도 신호를 처리하여 먼저 수직상세 정보를 추출하고, 추출된 수직상세 정보로부터 반대 극성의 수직피킹 정보를 발생한후 수직상세 정보를 휘도 채널내에 재삽입하여, 반대 극성의 수직상세 정보와 수직피킹 정보를 시간압축된 주사라인 1개 걸러 포함하는 휘도 비디오 신호의 시간압축된 주사라인을 발생한다.
이하 본 발명은 첨부된 도면을 참조하여 보다 상세히 설명하고자 한다.
제 1 도에서 도시된 순차주사 비디오 처리기(20)에서는, 통상의 텔레비젼 수상기 회로에 의해 단자(21)에 합성 칼라 비디오 신호 Vin가 발생하다. 이 비디오 신호Vin은, 프레임 주파수 30 Hz, 비월을 2 : 1로 각 프레임에 비디오 주사라인 525개가 발생되며, 비디오 신호의 라인 주파수 fH가 15.734 KHz이고, 색부반송파의 주파수 fsc가 3.58MHz의 칼라 NTSC신호와 같은 비월 신호를 포함하고 있다. 비디오 처리기(20)를 적절하게 변경하면, 다른 포멧의 비월 비디오 신호를 처리할 수 있다. 비디오 신호 Vin는 4fsc의 주파수로 클럭되어 4fsc의 주파수로 비디오 신호의 디지탈 샘플을 발생하는 아나로그 디지탈 변환기(ADC)(22)로서 도시된 신호 샘플링 회로에 인가된다. 샘플링된 비디오 신호는 순차주사 비디오 신호 처리기(20)에 칼라 버스트 신호 및 수평등기 신호와 같은 비디오 신호의 동기신호와 동기된 각각의 클럭 신호를 공급하는 시스템 클럭 발생기(35)에 인가된다. 시스템 클럭 발생기(35)는 제 3a도에서 도시된 바와같이 수평라인 주파수 fH로 반복하는 클럭신호 fH, ck와, 제 3b도 및 제 3c 도에서 도시된 바와같은 라인주파수 1/2 즉 fH/2로 반복하는 클럭신호 fH/2, ck와 제 3e도에서 도시된 바와같은 클럭신호 fH/2, ck부터 180°이상된 클럭신호
Figure kpo00001
,
Figure kpo00002
와, 색부반송파 주파수 fsc로 반복하는 클럭신호 fsc, ck와, 색부반송과 주파수 fsc의 2배 주파수로 반복하는 클럭신호 2fsc, ck와, 색부반송파 주파수의 4배 주파로 반복하는 클럭신호 4fsc, ck와, 색부반송파 주파수의 8배 주파수로 반복하는 클럭신호 8fsc, ck를 발생한다.
샘플링된 비월 비디오 신호 Vin은 1-H지연유닛(24), 지연 비디오 라인과 비지연 비디오 라인을 수학적으로 가산하는 가산기(25) 및 비지연 비디오 선으로부터 지연 비디오 라인을 수학적으로 감산하는 감산기(26)를 포함하는 라인 코음필터(23)에 인가된다.
지연유닛(24)은 비월 비디오 신호의 샘플을 기억하는 CDD지연라인을 구비할 수 있다. 2 진 포맷의 다지탈 워드를 포함하여, 각각 예를들어, 1바이트 8비트 길이의 디지탈 샘플의 경우는 지연유닛(24)이 랜덤억세스 메모리(RAM)와 같은 디지탈 메모리를 구비할 수 있다. 설명을 위해 ADC(22)가 8비트짜리 바이트의 디지탈 워드로서 디지탈 샘플을 발생하고, 지연유닛(24)이 랜덤억세스 메모리를 구비하는 것으로 가정을 한다. 1-H지연유닛(24)의 기억용량은 충분히 커서, 비디오 신호중에 생기는 최고의 비디오 주파수를 적합하게 샘플링 하기 위해 입력 비디오 신호 Vin의 충분한 샘플을 기억할 수 있다. 휘도 대역폭이 4.2 MHz의 NTSC 비디오 신호의 경우, 상기 조건을 만족하기에는 4fsc의 샘플링 주파수가 적합하다. 지연유닛(24)의 샘플링 클럭 단자에는 클럭신호 4fsc, ck가 인가된다.
샘플링 주파수가 4fsc 일때, 지연유닛(24)이 1비디오 라인의 기억에 필요한 용량은 910개의 샘플이다. 지연유닛(24)이 RAM을 구비한다고 가정을 하면, 이 지연유닛(24)의 메모리 크기는 8 비트짜리 바이트 910개 즉 7280비트로 된다. 8비트짜리 바이트 227개가 1 RMU이므로, 1-H 지연유닛(24)의 기억 용량은 약 4 RMU이고, 이것은 샘플링 주파수 4fsc로 NTSC 비디오 신호 주사라인 1개의 기억 에 충분한 용량이다.
코음필터된 휘도 신호 Ycm은 코음필터(23)에 의해 가산기(25)의 출력에 발생되며, 이 코음휘도 신호 Ycm의 디지탈 샘플은 4fsc 주파수로 발생된다. 코음필터(23)에 의해 감산기(26)의 출력에 발생되는 코음필터 신호는 색부반송파 주파수 fsc를 중심으로 하는 주파수 범위의 휘도 정보와, 예를 들어, 1.5내지 1.8 MHz이하의 낮은 주파수의 휘도수직 상세 정보를 포함하고 있다. 이 감산기(26)의 출력의 디지탈 샘플도 4fsc의 주파수로 발생된다.
대역 통과 필터(32)는 감산기(26)의 출력으로부터 변조색도 주파수의 상하의 주파수를 제거하여 색도신호C를 발생한다. 색도신호 C는 색도처리기(33)에 인가된다. 색도 처리기(33)는 자동칼라 제어와 그의 다른 처리기능을 발휘하고, 색복조를 행하여, 한 출력에 혼색신호 1의 디지탈 샘플을, 다른 출력에 직각관계된 혼색신호 Q의 디지탈 샘플을 발생한다. 이 혼색신호의 주파수 범위는 휘도 신호의 것보다 훨씬 더 좁기 때문에, I 및 Q 디지탈 신호의 심플 주파수는 더낮은 fsc 주파수이다.
감산기(26)의 출력의 코음신호는 저역 통과 필터(27)에 인가되어 색도정보로부터 휘도 수직상세 정보가 분리된다. 필터(27)의 출력의 휘도 신호 YD는 분리된 휘도수직상세 정보를 포함하고 있다.
수직상세 신호 YD및 코음 휘도 신호 Ycm은 가산기(29)에서 가산되어 수직상세 정보를 휘도 채널에 회복한다. 수평피킹단(30)에서 수평피킹이 행해지며, 콘트라스트단(31)에서 자동적으로 그리고 시청자 제어하에서 휘도신호의 콘트라스트 조절이 행해져 휘도신호 Y가 발생한다. 이 휘도신호 Y의 디지탈 샘플은 4fsc 주파수로 발생한다.
수직상세 회복 이외에도, 수직천이중에 수직피킹을 행함으로써 휘도신호에 있어서의 수직천이의 증강을 행할 수 있다. 수직상세 휘도신호 YD는 통상 설계의 비선형 처리기의 수직피킹단(28)에 공급되며, 수직천이의 프리슈트(preshoot) 및 오버슈트(overshoot) 정보만을 포함하는 휘도피킹 신호 Yp를 발생한다. 이 수직피킹 신호 Yp는 제어가능한 스위치(34)의 암 및 접점단자 #1을 통하여 가산기(29)에 인가된다. 스위치(34)의 투입 위치는 제어단자(39)의 논리상태에 의해서 제어된다. 예를들어 제어단자(39)의 상태가 하이(high)이면, 스위치(34)의 암은 제 1 도의 점선으로 도시된 바와같이 단자 #1과 접촉하게 된다. 제어단자(39)의 상태가 로우(low)이면, 스위치(34)의 암은 제1도의 실선으로 도시된 바와 같이 단자 #2와 접촉하게 된다. 따라서, 수직피킹을 행하여 휘도신호 Y를 증가시키려고 할때는 제어단자(39)가 하이로 되고 반면에 휘도신호 Y에서 수직피킹을 제거하려고 할 때는 제어단자(39)가 로우로 된다.
이제까지 기술된 바와같이, 비월 비디오 신호 Vin의 비디오 처리는 공지된 종래기술의 회로 및 방법을 이용하여 통상의 방식으로 행하여 비월휘도 신호 Y및 비월 혼색 신호 I및 Q를 발생한다. 파선 IVPU로 둘러싸인 이러한 비디오 신호처리단은 통상 설계의 집적회로를 1개 또는 그이상 사용하여 형성할 수 있다.
순차주사 비디오 처리기(20)는 처리 장치 IVPU와 같은 통상의 비월 비디오 처리 장치를 사용하여 비월의 휘도 주사라인에서 비 비월의 휘도 주사라인을 발생할 것이다. 본 발명의 특징에 의하면, 3개의 비월 성분 신호 Y, I, Q 각각이 두 가속 처리기 PSP1 및 PSP2 각각에 공급된다. 이 두 처리기가 병렬로 동작하여 2세트의 시간 압축된 이중라인 주파수의 휘도 신호와 혼색 비디오 성분 신호를 발생하고, 이것이 다중화되어 비비월 표시에 사용된다. 이 가속처리 전체에는 비교적 큰 메모리 용량을 필요로하므로, 병렬동작에 의해 각 장치의 메모리 기억 용량이 절반으로 감소한다.
본 발명의 특징에 의하면, IVPU장치에 의해서 발생된 비월 휘도 신호에서 수직상세 정보가 추출된 후 따로따로 시간압축된다. 본 발명의 다른 특징에 의하면, 이 추출된 수직상세 정보에서 수직파킹 정보가 추출되어 가속 처리기 PSP1 및 PSP2에 의해 발생하는 시간압축된 휘도 신호내에 삽입된다.
비월 비디오 처리장치 IVPU를 순차주사 비디오 처리기(20)의 일부로서 동작하도록 미리 조정하기 위해서, 비월휘도 Y에서 수직파킹 신호 YD를 제거하는데, 이것은 이하에서 기술될 바와같이 파킹이 순차주사 가속 처리기 PSP1 및 PSP2에서 나중에 행해지기 때문이다.
신호 P는 스위치(34)의 단자(39)에 인가된다. 이 신호 P는 순차주사 비디오 처리가 행해질때 로우 상태를 나타낸다. 신호 P는 예를들어 단자(39)를 접지함으로써 발생될 수도 있다. 로우상태의 제어단자(39)로 인하여 스위치(34)의 암은 단자 #2와 접촉하게 되어 신호 Yp가 비월휘도 신호 Y내로 삽입하는 것을 방지한다.
제 1 도에서, 세 비월 비디오 성분신호, Y, I, Q각각은 두 순차주사 가속 처리기 PSP1 및 PSP2 각각에 공급된다. 가속처리기 PSP1 및 PSP2는 이 이후에는 기술될 바와같이 동일하게 설계되며, 샘플링 클럭단자 CK1 내지 CK4와 제어단자 R/
Figure kpo00003
및 CKM에 인가되는 여러가지 클럭 및 제어신호에 의해서 병렬처리 동작을 하도록 제어된다.
가속 처리기 PSP1 및 PSP2중 하나에 공급된 디지탈 샘플은, 대응하는 제어단자 R/
Figure kpo00004
가 로우상태에 있을 때 메모리내에 기록되며 제어단자 R/
Figure kpo00005
가 하이상태에 있을때 메모리에서 판독된다. 제3c도에서 도시된 클럭신호 fH/2, ck는 가속 처리기 PSP1의 제어단자 R/W에 공급되며, 그 180°이상 클럭신호
Figure kpo00006
가 가속 처리기 PSP2의 제어단자 R/
Figure kpo00007
에 공급된다. 따라서, 가속 처리기중 하나가 그 메모리에 비디오 성분신호 Y, I, Q의 샘플을 기록하고 있을때, 다른 가속 처리기는 그 메모리로부터 이전부터 기록되어 있는 비디오 신호샘플의 각 라인을 판독하고 있다.
가속 처리기 PSP1 및 PSP2의 각각에 공급되는 성분신호 Y, I 및 Q가 제 3g도에서 개략적으로 도시되어 있는 바와 같이 시점 t1내지 T3사이에 제n번째의 비월 비디오 주사라인 샘플을 포함하는 것으로 하면, 이 기간동안은, 가속 처리기 PSP2의 제어단자 R/
Figure kpo00008
은 제3e도에서 도시된 바와같이 로우이다. 제3f도의 시점 t1, t3간에 도시된 수직라인 샘플링 클럭신호에 의해 도시된 바와같이, 가속 처리기 PSP2의 기록 클럭단자 CK1 및 CK3가 인에이블되어, 4fsc의 주파수로 발생하는 휘도 디지탈 샘플 Y와 각각 fsc의 주파수로 발생하는 혼색 I 및 Q가 각각 그 메모리 위치에 기록되도록 한다.
가속 처리기의 내부에서는, 후술과 같이 휘도신호에 포함되는 수직상세 정보에 수직피킹이 부가된다.
간격 t1내지 t3동안, 제3c도에서 도시한 바와같이 가속 처리기 PSP1의 제어단자 R/
Figure kpo00009
가 하이상태에 있으며, 가속 처리기 PSP1의 판독 클럭단자 CK2 및 CK4 가 인에이블 되어있다. 제3d도의 수직라인 샘플링 클럭신호로 개력적으로 표시된 바와 같이, 휘도정보의 기억된 샘플이, 메모리내에 기록되어진때의 주파수 4fsc의 2배의 주파수 8fsc로 메모리에서 판독되고, 혼색정보 I 및 Q기억된 샘플이 기록 주파수의 2배인 2fsc로 메모리에서 판독된다. 따라서, 가속 처리가 PSP1에 기억된 세 성분신호 Y, I 및 Q의 비월 비디오 주사라인에 대하여, 시간압축된 이중라인 주파수 2fH표시 비디오 주사라인이 2개씩 발생된다.
가속 처리기 PSP1 내부에서는 이하에서 기술될 바와같이, 시간압축이고 이중라인 주파수 휘도신호의 라인 1개 걸러 수직피킹 정보의 극성이 반전한다. 제 3 h도에서 도시된 바와같이, 비월 비디오 신호 Vin 제n번째 라인에 제 1 도의 단자(21)에서 발생될때, 가속 처리가 PSP1의 회도 출력 신호 라인(70Y)에 그전의 제n-1번째의 라인으로부터의 휘도정보를 포함하는 시간압축 신호가 발생한다. 기간 t1내지 t2동안, 한 극성의 수직피킹 정보를 포함하는 휘도표시 비디오 신호의 시간압축 라인 Y"2X-가 발생하고, 기간 t2내지 t3동안 반대극성의 수직피킹 정보를 포함하는 휘도 표시 비디오 신호의 시간압축 라인 Y"2X+이 발생한다. 이와같은 수직피킹 정보의 극성의 이러한 교번은, 수직천이중에 프리슈트 및 오버슈트를 적당히 위치시키기 위해서는 라인보간 순차주사시에 필요하다.
가속 처리기 PSP1 의 I 및 Q 출력 신호라인(70I 및 70Q)에 시간압축된 이중라인 주파수 혼색신호를 발생하기 위해, 그 가속 처리기에 기억된 I 및 Q성분신호의 비월 비디오 주사라인이 고주파수 2fsc로 메모리로부터 2회 판독된다. 따라서, 제3j도에서 도시된 바와같이, 이전의 제n-1번째의 주사선이 기간 t1내지 t2와 기간 t2내지 t3동안 메모리로부터 시간압축된 I 및 Q 신호성분의 I"2X및 Q"2X로서 판독된다.
다음의 비월 비디오 라인 간격동안, 제3a내지 3m도의 시점 t3내지 t5사이에서는, 가속 처리가 PSP1 및 PSP2의 동작모드가 변경되어, 가속 처리기 PSP1 이 기록모드로 동작하고, 가속 처리가 PSP2는 판독모드로 동작한다.
비디오 신호 Vin의 비월 주사라인에 포함되는 정보로부터 표시 비디오의 비 비월 주사선쌍의 완전한 계열을 발생하기 위하여, 가속 처리기 PSP1 및 PSP2의 출력이 멀티플렉서 MUX1에 의해서 각 신호라인인(40Y, 40I, 40Q)상에 멀티플렉서 MUX1에 의해서 각 신호라인(40Y, 40I, 40Q)상에 멀티플렉스 된다. 가속 처리기 PSP1 및 PSP2의 출력신호 라인(70Y, 70I, 70Q)은 MUX의 각 입력포트에 결합하며, 그 MUX1는 가속 PSP1에서 신호를 수신하는 입력포트 A1, B1, C1과 가속 처리기 PSP2에서 신호를 수신하는 입력포트 A2, B2, C2를 포함한다. MUX1의 선택단자 SEL에 공급되며, 제어클럭 신호 fH/2, ck가 공급되며, 그 선택단자 SEL이 하이일때, 입력포트 A1, B1, C1에 인가된 신호가 각각 출력포트 A3, B3, C3 각각에 전달되며, 선택단자 SEL이 로우일때, 입력포트 A2, B2, C2에 인가된 신호가 각각 그 출력포트에 전달된다.
출력포트 A3의 신호라인(40Y)상에 발생하는 시간압축된 이중라인 주파수 휘도신호 Y2X는 제31도에서 개략적으로 도시되어 있다. 신호 Y2X의 비디오 주사라인은 한 극성의 수직피킹 성분을 포함하는 휘도의 시간압축 주사라인과 반대극성의 수직피킹 성분을 포함하는 휘도의 시간압축 주사라인사이에서 교체한다. 출력포트 B3 및 C3에 각각 발생하는 시간 압축된 이중라인 주파수의 혼색신호 I2X및 Q2X는 제3m도에서 개략적으로 도시되어 있다. 비월 비디오 신호 Vin의 1라인 기간 1/fH동안, 신호 I2X및 Q2X의 시간압축 비디오 주사라인이 2회 발생하여 한쌍의 비 비월주사라인을 표시하도록 되어 있다.
시간압축 성분신호 Y2X, I2X, Q2X는 각 디지탈-아나로그(DA)변환기에 공급되어 아나로그 성분신호로 변환된다.
멀티플렉서 MUX1는 각 가속 처리기 PSP1 및 PSP2 각각의 출력신호 라인(70Y, 70I, 70Q)이 3상태 출력이고, 가속 처리기가 기록모드로 동작할때, 개방 상태가 되는 것이면 생략할 수 있다. 이러한 경우에 SPS1의 출력신호 라인(70Y, 70I, 70Q)에 결합되며, 그 결합된 출력신호 라인이 직접 디지탈-아나로그 변환기(36Y, 36I, 36Q)에 각각 결합된다.
변환기(36Y, 36I, 36Q)에서 나온 아나로그 신호는 칼라매트릭스 회로(37)에서 조합되어 시간압축된 이중라인 주파수의 비 비월 비디오 주사라인의 적, 녹, 청 아나로그 신호 R2X, G2X, B2X를 발생한다. 이 적, 녹, 청 아나로그 비디오 신호에 포함되는 정보는 순차주사 라스터를 발생하는 텔레비젼 수상기의 회상관 스크린상에 표시된다.
제 2 도는 제 1 도의 순차주사 가속 처리가 PSP1 또는 PSP2의 본 발명의 특징에 의하 특성 실시예를 도시한 것이다. 제 1 도 및 제 2 도에서 동일 표시소자는 동일한 방법으로 동작하고, 동일한 양을 나타낸다.
본 발명의 특징에 의하면, 제 2 도의 가속 처리기 PSP에 의해 비월휘도 신호 Y로부터 수직상세 정보를 추출하여 표시 비디오 신호의 시간압축 주사라인 1개 걸러 극성이 반전하는 수직피킹 신호를 발생한다. 이 제 2 도의 비월 휘도 신호 Y는 저역 통과 필터(50)에 인가되어 그 고주파 성분이 제거된다.
수직상세 휘도신호를 재생하기 위해서, 저역 통과 필터(50)의 출력에서 라이코옴 필터 동작이 행해진다. 이 저역통과 필터(50)의 출력은 랫치(51)를 통하여 메모리 뱅크(60)의 메모리 장치(60a)에 공급된다. 메모리 장치(60a)는 1-H지연기의 역할을 한다. 저역통과 필터(50)의 출력에는 디지탈 샘플이 주파수 4fsc로 발생한다. 1-H지연기(60a)의 메모리 크기를 감소시키기 위해, 랫치(51)는 저역통과 필터(50)의 출력에서 발생된 디지탈 샘플을 4개마다 지연기(60a)의 입력에 전달한다. 저역통과 필터(50)가 주파수 4fsc로 클럭되므로, 랫치(51) 및 1-H지연기(60a)는 그 1.4의 주파수로 클럭되는데 즉 fsc 주파수로 클럭된다. 샘플 주파수를 fsc 주파수로 감소시켜도, 비교적 저주파수의 수직상세 정보만이 처리되어 있으므로, 해상도의 저하는 일어나지 않는다. 주파수 fsc에서는, 1주사라인의 디지탈 샘플의 기억에 필요한 메모리 장치(60a)의 크기는 227개 바이트 즉 1PMU이다.
1-H지연기(60a)의 출력의 지연 디지탈 샘플이 감산기(53)의 부입력에 인가되며, 1-H지연기(60a)의 입력의 미지연 디지탈 샘플이 감산기(53)의 정입력에 직접인가된다. 이 감산기(53)의 출력에는 비월휘도 신호 Y 의 신호 YD에 포함되는 수직상세 정보와 실제로 동일한 수직상세 정보를 포함하는 재구성 휘도신호 Y"D가 발생한다.
상기 재구성 수직상세 신호 Y"D는 수직파킹 회로(57)에 인가되어 수직상세 신호로부터 수직피킹 신호 Y"p를 발생한다. 이 수직상세 신호 Y"D와 수직피킹 신호 Y"p는 가산기(58)에서 가산되어, 수직천이가 피크된 증강된 수직상세 정보를 포함하는 피크된 수직상세 신호 Y'V를 발생한다. 수직피킹은 콘트라스트의 함수로서 조절되므로, 수직피킹단(57)은 큰트라스트 제어신호를 수신하여 제공되는 피킹양을 제어한다. 콘트라트스 설정에 응동하는 수직피킹 회로는 알.티.필링(R.T.Fling)씨에 의해 "디지탈 비디오 수직 상세 처리용 피스형 선형 디지탈 신호 처리기"란 제목으로 출원된 계류중인 미합중국 특허원 제599, 536호에서 기술되어 있다.
주파수 fsc로 발생하는 증각 수직상세 신호 Y"V의 디지탈 샘플은 메모리 뱅크(60)의 메모리 장치(60b)에 공급된다. 메모리 장치(60b)는 가속 또는 시간압축단으로서 역할을 하며, 신호 Y"V를 시간압축하여 디지탈 샘플이 주파수 2fsc가 발생되는 시간압축된 이중라인 주파수 신호 Y"2XV를 형성한다. 신호 Y"V의 디지탈 샘플을 메모리에 기록하기 위하여, 제어단자 R/
Figure kpo00010
는 1주사라인 기간 1/fH동안 로우로 되지만, 이 기간중, 샘플링 클럭단자 CK1가 인에이블되어, 신호 Y"V의 디지탈 샘플이 클럭주파수 fsc, ck에 의해서 메모리내에 기록된다. 그다음 주사라인 기간동안, 제어단자 R/
Figure kpo00011
는 하이로 되며, 샘플링 클럭단자 CK2를 인에블하므로, 신호 Y"V의 기억된 샘플이 클럭신호 2fsc, ck에 의해서 기록 주파수의 두배로 메모리에서 판독된다.
상기 시간압축된 증강수지 상세신호 Y"2X는, 라인 1개 걸러 극성이 반전하는 피킹정보를 갖는 비 비월 표시라인 쌍으로 텔레비젼 수상기의 회상관 스크린상에 표시되어지는 수직피킹 정보를 포함한다. 극성이 반전하는 피킹정보를 갖는 수직상세 신호를 발생하기 위해서, 시간압축된 증강수직 상세신호 Y"2X가 멀티플렉서 MUX2의 입력포드 D2에 직접 공급됨과 함께, 반전기(59)를 통하여 멀티플렉서의 입력포트 D1에 공급된다. 제어 클럭단자 CKM에 발생하는 클럭신호 fH, ck는 MUX2의 선택단자에 공급된다.
압축된 비디오 신호 주사라인의 기간동안, 선택단자 SEL의 클럭신호 fH,ck가 하이일때는, 신호 Y"2XV-가 MUX2의 입력포트 D1에서 출력포트 D3로 전달되지만, 그 다음시간 압축라인 기간동안 선택단자 SEL이 로우일때는, 신호 Y"2XV+가 입력포트 D2에서 출력포트 D3로 전달된다. 신호 Y2XV-는 신호 Y"2XV를 반전한 것이고, 신호 Y2XV+는 신호 Y"2XV를 반전하지 않은 것이다.
출력포트 D3에서 발생하는 신호 Y"2XV-+는 한극성의 수직피킹 정보를 포함하는 신호Y"2XV-의 시간압축 주사라인과, 이것과 교번하는 반대극성의 수직피킹 정보를 신호 Y"XV+의 시간압축 주사라인으로 구성되며, 이러한 증강수직 상세정보는 고주파 휘도 정보와 결합되어 가속 처리가 PSP의 휘도 출력신호라인(70Y)에 회복 휘도 신호로 되어 나타난다.
증강 수직상세 신호 Y"2XV-+와 결합하는 고주파수 휘도 정보를 발생하기 위해서는, 비월 휘도 신호 Y증의 수직상세정보를 삭제하지만, 이때문에 수직상세 추출 및 가속채널에 있어서의 처리 지연을 보상하는 지연기(56)를 통하여 감산기(55)의 정입력에 인가되며, 그부입력에는 추출된 수직상세 신호 Y"D가 선형보간기(54)를 통하여 인가된다.
선형 보간기(54)는 그 입력에 인가되는 각 디지탈 샘플마다 4개의 디지탈 샘플을 그 출력에서 발생한다. 직선 보간법을 사용하여 보간기의 출력에 발생된 디지탈 샘플에는 연속하는 2개의 참(real) 플간에 세개의 보간된 샘플이 포함된다. 따라서, 보간기(54)의 출력의 보간수직상세 신호 Y"cm의 샘플 주파수는 신호 Y"D주파수의 4배인 4fsc이다.
수직상세 신호 Y"cm를 휘도 신호 Y에서 감산하면 저주파수 휘도정보가 제거되어, 감산기(55)의 출력에는 고주파수 휘도신호 Y"CM가 발생한다. 이 휘도신호 Y"CM는 비월휘도 신호 Y의 일부인 휘도신호 YCM에 포함된 것과 실제로 같은 고주파수 정보를 포함하고 있다.
주파수 4fsc로 발생하는 고주파수 휘도신호 Y"CM의 디지탈 샘플은 메모리 뱅크(60)의 메모리 장치(60c)에 공급된다. 메모리 장치(60c)는 휘도신호 Y"CM의 가속단 즉 시간압축단으로서 작용하여 휘도신호 Y"CM의 각 주사라인에 대해서 2개의 고주파수 휘도신호 Y"2XCM의 시간압축된 주사라인을 발생한다.
휘도신호 Y"CM의 디지탈 샘플로, 제어단자 R/
Figure kpo00012
가 로우로 되어 샘플링 클럭단자 CK3가 샘플을 주파수 4fsc로 메모리 장치(60c)로 클력하려고 할때, 1라인 주기중에 그 메모리 장치에 기록되며, 또한 제어단자 R/
Figure kpo00013
가 하이로되어 샘플링 클럭단자 CK4가 디지탈 샘플을 8fsc로 메모리 장치(60c)로부터 추출할 수 있도록 할때, 시간압축된 고주파수 휘도신호 Y"2XCM가 다음 1/fH라인주기중에 발생한다.
고주파수 휘도 정보가 메모리 장치(60c)에 기억되어 있기 때문에, 고주파수 휘도 정보의 1 주사라인은 약 4RMU의 메모리 크기와 동일한 910개의 디지탈 샘플 즉 바이트를 포함하고 있다.
증강수직 상세정보를 시간압축된 고주파수 휘도신호 Y"2XCM으로 회복하기 위해, 수직상세 신호 Y"2XV-+를 보간기(62)를 통하여 가산기(61)의 입력에 공급한다. 보간기(62)는 보간기(54)와 동일 설계의 선형 보간기이지만, 입력 샘플 주파수가 2fsc이고, 출력 샘플 주파수가 8fsc인것이 다르다.
보간기(62)의 출력에는 8fsc샘플링 주파수로 시간압축된 증강수식 상세신호 Y"2XIV가 발생하여 가산기(61)에 공급된다. 이 가산기(61)의 다른 입력에 시간압축 고주파수 휘도신호 Y"2XCM가 공급되어 가속 처리가 PSP의 휘도 출력 신호 라인(70Y)에, 표시 비디오 신호의 시간압축 주사라인 1개 걸러 반대극성의 수직피킹을 행한 증강 수직상세 정보를 포함하는 시간압축된 휘도신호가 발생한다.
순차주사 가속 처리가 PSP의 출력신호 라인(60I 및 60Q)에 시간압축된 I 및 Q신호를 발생하기 위해서, 각각 주파수 fsc로 발생된 신호 I 및 Q의 디지탈 샘플을 각각의 메모리 장치(60d 및 60e)에 공급한다. 메모리 장치(60d 및 60e)는 장치(60b)와 동일하게 작용하여 I 및 Q신호의 가속 즉 시간압축을 행하여, 시간 압축된 이증라인 주파수 신호 I"2X및 Q"2X를 발생한다. 신호 I 및 Q는 비교적 저주파수 정보를 포함하므로, 메모리 장치(60d, 60e)는 메모리 장치(60c)보다 작은 메모리 밖에는 필요로하지 않는다. 즉 메모리 장치(60d, 60e)의 각각이 신호 I 또는 Q의 비디오 신호 주사라인 1개를 기억하는데 필요로 하는 기억 바이트 수는 즉 1RMM이다.
고주파수 휘도정보에, 이러한 형태의 정보를 포함하는 신호가 시간압축 되기전보다는 시간압축된후에 증강수직상세 정보를 삽입함으로써, 고주파수 휘도정보를 기억하는 메모리 장치(60c)만이 비교적 큰 기억용량을 필요로 한다. 더우기, 두 가속처리가 PSP1 및 PSP2의 병렬동작에 따라서, 시간압축 주사라인 1개 걸러 극성이 반전하는 수직피킹된 증강휘도 신호의 발생뿐만 아니라 휘도신호의 실제 시간압축도, 실제로 동일하고 비교적 적은 메모리 기억용량밖에는 필요로하지 않는 집적회로 구성 소자를 사용하여 행할 수 있다.

Claims (6)

  1. 색도 비디오 신호에서 분리되고 수직상세 정보(YD)를 포함하여 소정의 라인 주파수(fH)로 라인비월 휘도 신호(Y=YCM+YD)를 발생하기 위한 수단(IVPU)을 구비하는 순차 주사 비디오 처리기에 있어서, 상기 휘도 신호에서 파생된 수직상제 정보(YD")를 포함하는 피크된 수직상세 신호(YD"+Y"P)를 발생하기 위한 수단(60a, 53, 57)과, 상기 비월 휘도 신호에 응답하는 제 1 시간 압축부(60c)와 상기 피크된 수직상세 신호에 응답하는 제 2 시간압축부(60b)를 포함하여, 피크린 수직상세 정보를 포함한 시간압축된 비비월 증강 휘도 신호를 발생하기 위한 수단(58, 60b, 55, 60c)을 구비하며, 상기 시간압축된 휘도신호는 상기 소정의 주파수의 배수인 제 2 라인 주파수(2fH)가 되도록한 것을 특징으로 하는 순차주사 비디오 처리기.
  2. 제 1 항에 있어서, 상기 수직상세 신호 및 피킹신호(YD"+Y"P)에 응답하여 극성이 교변하는 상기 피크된 수직상세 신호(Y"2XV+-)의 변형을 상기 제 2 라인 주파수로 발생하기 위한 수단(59, MUX2)과, 상기 2배 라인 주파수로 시간압축된 휘도 신호에서 상기 피크된 수직상세 신호와 상기 비월 휘도 신호(Y"CM)를 상기 2배 라인 주파수의 시간압축된 휘도신호에 결합하는 수단(61)을 포함하는 것을 특징으로 하는 순차주사 비디오 처리기.
  3. 제1 또는 2항에 있어서, 상기 비월 휘도 신호는 제 1 샘플링 주파수(4fsc)를 갖는 샘플된 신호이고, 상기 수직상세 신호 및 피킹 신호는 상기 제 1 샘플링 주파수의 약수인 샘플링 주파수(fsc)를 갖으며, 상기 약수 샘플링 주파수 신호로부터 상기 샘플된 휘도 신호와 결합 하기위한 보간 신호를 상기 제 1 샘플링 주파수로 발생하는 보간 수단(62)을 포함하는 것을 특징으로 하는 순차주사 비디오 처리기.
  4. 제1 또는 2항에 있어서, 상기 휘도 신호 및 피크된 수직상세 신호에 각각 응동하여 상기 시간압축된 휘도 신호를 발생하기 위한 두 시간압축단(PSP1, PSP2)을 포함하며, 상기 두 시간 압축단은 상기 시간압축된 휘도 신호의 압축된 연속 주사라인쌍을 상기 소정의 라인 주파수로 발생하도록 교대로 동작하는 것을 특징으로 하는 순차주사 비디오 처리기.
  5. 제 4 항에 있어서, 상기 교대로 동작하는 압축단 각각은 상기 색도 비디오 신호에 응답하여 시간압축된 색정보 신호(I"2X, Q"2X)를 상기 2배 라인 주파수(2fH)로 발생하는 적어도 하나이상의 다른 시간 압축부(60d, 60c)를 포함하는 것을 특징으로 하는 순차주사 비디오 처리기.
  6. 제 5 항에 있어서, 공통신호 매트릭스 수단(37)에 상기 두 압축단에 의해 공급된 시간 압축된 휘도 신호 및 색정보신호의 시간압축된 두 주사라인을 상기 소정라인 주파수로 교대로 공급하는 멀티플렉서(MUX1)를 포함하는 것을 특징으로 하는 순차주사 비디오 처리기.
KR1019850002426A 1984-04-13 1985-04-11 순차주사 비디오 처리기 KR930003575B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/600,931 US4623913A (en) 1984-04-13 1984-04-13 Progressive scan video processor
US600,931 1984-04-13
US600931 1984-04-13

Publications (2)

Publication Number Publication Date
KR850007358A KR850007358A (ko) 1985-12-02
KR930003575B1 true KR930003575B1 (ko) 1993-05-06

Family

ID=24405649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850002426A KR930003575B1 (ko) 1984-04-13 1985-04-11 순차주사 비디오 처리기

Country Status (6)

Country Link
US (1) US4623913A (ko)
EP (1) EP0159181B1 (ko)
JP (1) JPS60244179A (ko)
KR (1) KR930003575B1 (ko)
DE (1) DE3581824D1 (ko)
HK (1) HK24796A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139174A (ja) * 1984-12-11 1986-06-26 Sony Corp 倍速変換装置
US4680632A (en) * 1985-07-31 1987-07-14 Rca Corporation Television display system with flicker reduction processor having burst locked clock and skew correction
US4663653A (en) * 1985-11-22 1987-05-05 Rca Corporation Vertical detail enhancer
US4698675A (en) * 1986-09-29 1987-10-06 Rca Corporation Progressive scan display system having intra-field and inter-field processing modes
US4862271A (en) * 1987-07-27 1989-08-29 General Electric Company Video signal interpolator with peaking
US4809069A (en) * 1988-03-10 1989-02-28 North American Philips Corporation Multifunction memory for digital television
US4967263A (en) * 1988-09-07 1990-10-30 General Electric Company Widescreen television signal processor system with interpolator for reducing artifacts
US4949166A (en) * 1988-10-03 1990-08-14 General Electric Company Apparatus for combining and separating constituent components of a video signal
US5014119A (en) * 1989-08-25 1991-05-07 Faroudja Y C Horizontal and vertical transition level enhancement within television system
EP0441661B1 (en) * 1990-02-09 1996-01-10 Sharp Kabushiki Kaisha A driving method and a driving device for a display device
JP2954328B2 (ja) * 1990-06-27 1999-09-27 株式会社日立製作所 映像信号の記録再生装置
US5121209A (en) * 1990-10-01 1992-06-09 Rca Licensing Corporation Sharpness control for a television image
US5175619A (en) * 1990-11-26 1992-12-29 Thomson Consumer Electronics, Inc. Progressive scan television system using luminance low frequencies from previous field
US5130798A (en) * 1991-01-31 1992-07-14 Thomson Consumer Electronics, Inc. Dual band progressive television system with noise reduction
US5168375A (en) * 1991-09-18 1992-12-01 Polaroid Corporation Image reconstruction by use of discrete cosine and related transforms

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7803910A (nl) * 1978-04-13 1979-10-16 Philips Nv Kamfilterschakeling.
JPS54149515A (en) * 1978-05-17 1979-11-22 Nec Corp Separator circuit for luminance signal and chromaticity signal
JPS57164687A (en) * 1981-04-03 1982-10-09 Sony Corp Double scanning image receiver
JPS5896460A (ja) * 1981-12-03 1983-06-08 Sony Corp テレビ受像機

Also Published As

Publication number Publication date
DE3581824D1 (de) 1991-04-04
EP0159181B1 (en) 1991-02-27
KR850007358A (ko) 1985-12-02
EP0159181A3 (en) 1987-08-05
JPS60244179A (ja) 1985-12-04
HK24796A (en) 1996-02-16
US4623913A (en) 1986-11-18
EP0159181A2 (en) 1985-10-23
JPH0358239B2 (ko) 1991-09-04

Similar Documents

Publication Publication Date Title
KR930011594B1 (ko) 비디오 신호 처리장치
KR940002157B1 (ko) 픽쳐-인-픽쳐 비디오 신호 처리기에서 보조 신호를 비가산적으로 결합시키는 장치
KR950009450B1 (ko) 텔레비젼 신호 변환기
KR930003575B1 (ko) 순차주사 비디오 처리기
US4415931A (en) Television display with doubled horizontal lines
US4364090A (en) Method for a compatible increase in resolution in television systems
US4335393A (en) Method and system using sequentially encoded color and luminance processing of video type signals to improve picture quality
JPH0775070A (ja) テレビジョン信号の一部分を選択する方法及び装置
KR920005201B1 (ko) 순차주사 칼라텔레비전 표시장치
JPH08512440A (ja) 改善された輝度信号対雑音比を有する双方向のテレビジョンフォーマットデジタル信号コンバータ
JP2513557B2 (ja) ビデオ信号処理回路
GB2142801A (en) Transmission and reception of component video signals
US4099205A (en) Phase control system
US5043798A (en) Band compression transmission system for video signal using sub-Nyquist sampling
JPH04275794A (ja) Muse信号デジタル記録・再生装置
JPH02501524A (ja) ビデオコンポーネントを処理する回路
JPS62140580A (ja) テレビ信号をマルチプレクスするための改良された方法及び装置
US4692814A (en) Jitter-immune time expansion for time-compressed line-sequential video signals
KR100219581B1 (ko) 신호변환장치에있어서의색신호처리회로
JP2557518B2 (ja) Muse映像信号の表示装置
KR930002305B1 (ko) 영상데이타의 시뮬레이션 시스템
JP2792867B2 (ja) 画像の低減方法
JP2001025030A (ja) デジタル信号処理装置とデジタル信号の処理方法、及び信号処理回路
JPS6313595A (ja) テレビジヨン方式
JPH06296265A (ja) 映像信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020423

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee