Claims (5)
갈로아채 GF(2″)상에서의 연산회로에 있어서, 입력을 선택하는 제1, 2입력선택단(10A, 10B)과 상기 제2입력선택단(10B)의 출력치의 패턴과 메모리된 패턴들을 비교하는 비교부(14)와, 상기 비교부(14)들의 출력을 입력으로 하는 논리게이트의 출력신호에 의해 제어되는 제1, 2플립플롬(11A, 11B)과 상기 제1입력 선택단(10A)의 입력을 승, 제산하는 연산부(13)와 상기 연산부(13)의 승산부(13B) 및 제산부(13A)를 선택하는 승, 제산선택부(16)와 상기 비교부(14)의 제어신호에 의해 승, 제산선택부(16)에서 선택된 연산치를 선택적으로 출력하는 출력선택부( 15)로 구성됨을 특징으로 하는 갈로아체상에서의 연산회로.In an arithmetic circuit on a galaxia GF (2 ″), the patterns of the output values of the first and second input selection stages 10A, 10B for selecting an input and the second input selection stage 10B and the memorized patterns are compared. The first and second flip-flops 11A and 11B and the first input selection terminal 10A controlled by the comparator 14, an output signal of a logic gate that receives the output of the comparator 14. Control signal of the multiplication and selection section 16 and the comparison section 14 which selects the multiplication section 13B and the division section 13A of the calculation section 13 and the multiplication section 13A to multiply and divide the input of And an output selection section (15) for selectively outputting the arithmetic value selected by the division and selection section (16).
제l항에 있어서, 상기 제1, 2플립플롭(11A, 11B)위 제어신호를 출력하는 논리게이트로 노아게이트로 구성함을 특징으로하는 갈로아체상에서의 연산회로.The arithmetic circuit on a gallo body according to claim 1, wherein the logic gate outputs the control signals on the first and second flip-flops (11A, 11B).
제1항에 있어서, 상기 승, 제산선택부(16)는 승, 제산선택신호(C)에 의해 상기 연산부(13)의 승산부(13B) 및 제산부(13A)가 선택됨을 특징으로 하는 갈로아체상에서의 연산회로.The gallow according to claim 1, wherein the multiplication and division selection unit 16 selects the multiplication unit 13B and the division unit 13A of the operation unit 13 by the multiplication and division selection signal C. Arithmetic circuit on Aceh.
제1항에 있어서, 상기 제1, 2입력선택단(10A, 10B) 및 승, 제산 선택부(16)는 멀티플랙서로 구성됨을 특징으로 하는 갈로아체상에서의 연산회로.2. The arithmetic circuit according to claim 1, wherein the first and second input selection stages (10A, 10B) and the multiplication and division selection unit (16) comprise a multiplexer.
제1항에 있어서, 상기 비교부(14)는 메모리된 원소들의 패턴을 일입력으로 제2입력선택단(l0B)에서 선택된 원소의 패턴을 타입력으로 하는 익스클루시브 오아게이트들로 구성됨을 특징으로 하는 갈로아체상에서의 연산회로.The method of claim 1, wherein the comparing unit 14 comprises an exclusive oragate having a pattern of the element selected in the second input selection terminal 110B as a type force with the pattern of the stored elements as one input. Computation circuit on Galoache.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.