KR930002854B1

KR930002854B1 - 오류 정정방법 및 장치

Info

Publication number: KR930002854B1
Application number: KR1019900021950A
Authority: KR
Inventors: 이만영; 박학송; 안형근; 이석정; 염흥렬; 최용진
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1990-12-27
Filing date: 1990-12-27
Publication date: 1993-04-12
Also published as: KR920013109A; JPH04230534A

Abstract

내용 없음.

Description

오류 정정방법 및 장치

제 1 도는 본 발명에 따른 오류정정장치에 적용될 실시예의 롬테이블이다.

제 2 도는 본 발명에 따른 실시예의 오류정정장치의 블럭도이다.

제 3 도는 제 2 도에 도시된 장치의 작동흐름도이다.

* 도면의 주요부분에 대한 부호의 설명

100 : 완충기억장치 101 : 완충기록기

110, 111 : 제1, 2가산기 120 : 오증연산부

130 : 제 1 계수연산부 140 : 제 2 계수연산부

150 : 롬 160 : 오류판별부

170, 171 : 제1, 2승산기 180 : 오류값연산부

190 : 제어부

본 발명은 디지탈데이터를 보호하기 위한 오류정정기술에 관한 것으로, 특히 1블럭에서 2워어드오류까지 정정 가능한 오류정정부호에 의하여 오류를 정정할 수 있는 방법 및 장치에 관한 것이다.

일반적으로 오류정정장치는 디지탈통신시스템이나 디지탈저장시스템에 적용되어, 수신 또는 재생되는 데이터중에 발생된 오류를 정정하도록 한다.

종래의 오류정정기술의 예를들면, 1980년 12월 19일 일본국의 소니사에 의해 "에러정정방법"이란 명칭으로 국내에 출원되어 공고된 특허공고번호 "제 86-500호"가 있다. 이 발명에 의하면, m비트로 이루어진 n워어드를 갖는 1블럭데이터에서 2워어오류까지 정정할 수 있는 방법이 개시되어 있다. 이를 상세히 살펴보면 다음과 같다.

수신 n워어드 및 패리티검사행렬(Parity checking Matrix) H로 이루어진 1블럭데이터(Black Data) V^T의 아래 연산에 의해 K개의 오증 S₀~S_k-1을 구한다.

여기서 페리티검사행렬 H는 n열 및 k행을 가지며, 1규정행의 각 원소는 ⁰(=1)~ ^2m-2에서 선택되며, 원소는 F(x)가 CF(2)상에서 기약의 다항식일때, F(x)=0을 충족시키는 평방근이며, 따라서 동일값은 상기 소정행에 두번 나타나지 않으며, 그밖으 행의 원소는 각 행내의 모든 원소에 대하여 상기 소정행의 대응원소의 누증으로 선택되게 이루어져 있다. 상기 패리티검사행렬 H를 표현하면

2워어드 오류(ei, ej)의 경우의 오증 S₀, S₁, S₂, S₃에 관한 식은 아래와 같다.

S₀=ei+ej

S₁= ⁱei+ ^jej

S₂= ²ⁱei+ ^2jej

S₃= ³ⁱei+ ^3jej

위식을 변형시키면 아래와 같다.

( ⁱS₀+S₁)( ⁱS₂+S₃)=( ⁱS₁+S₂)²

다시 변형시켜 아래의 오류위치다항식을 구한다.

(S₀S₂+S₁ ²) ²ⁱ+(S₁S₂+S₀S₃) ⁱ+(S₁S₃+S₂ ²)=0

여기서 상기 다항식의 각 계수를 아래와 같이 정의한다.

S₀S₂+S₁ ²=A

S₁S₂+S₀S₃=B

S₁S₃+S₂ ²=C

위의 다항식의 각 계수 A, B, C를 사용하여 2워어드 오류의 경우의 오류위치를 아래와 같이 구한다.

(1) 오류가 없는 경우 :

A=B=C=D, S₀=0, S₃=0

(2) 1워어드 오류의 경우 :

A=B=C=0, S₀≠0. S₃≠0일때, 1워어드 오류로 판정된다. 이 경우 오류위치 i는 아래의 연산에 의해 구하여 지고,

ⁱ=S1/S₀

그리고 오류형태 ei=S₀를 사용하여 오류정정이 이루어진다.

(3) 2워어드 오류의 경우 ;

2워어드이상의 오류의 경우에는 A≠0, B≠0 및 C≠0이 성립하고, 아래의 관계가 성립된다.

A ²ⁱ+B ⁱ+C=0 (i=0~(n-1))

여기서 B/A=D, C/A=E로 가정하여, 아래와 같은 식을 구한다.

D= ⁱ+ ⁱ

E= ⁱㆍ ⁱ

그리고 상기 계수 D, E에 의해 표현되는 변형된 오류위치다항식은 다음과 같이 된다.

²ⁱ+D ⁱ+E=0

여기서 2개의 오류위치의 차이가 t일때 즉 j=i+t일때, 아래와 같은 식이 구하여진다.

D= ⁱ(1+ ^t)

E= ^2y+t

따라서 아래의 식이 도출된다.

t=1~(n~1)의 각 값이 ^-t+ ^t의 값을 ROM에 미리 기입해 두고, ROM의 출력과 수신워어드로부터 연산된 D²/E의 값과의 일치를 검출하는 것으로 t를 구한다. 만약 일치관계가 성립하지 않으면, 3워어드 이상의 오류도 판정한다. 따라서 다음을 가정하여

다음식으로부터 오류위치들 i 및 J를 구할 수 있다.

그리고 다음에는 오류형태 ei 및 ej가 아래와 같이 표현된 식과 같이 구해진다.

이와같은 과정을 통하여 오류위치 및 오류형태를 구한 다음 해당 오류위치에 수신워어드의 오류를 상기 오류형태에 의해 정정할 수 있다.

그러나 상기 특허공고번호 "제86-500호 "에서 제안된 방법은 오류위치를 구하기 위하여 오류위치다항식( ²ⁱ+D ⁱ+E=0)을 풀어두근인 ⁱ및 ^j를 구한 다음 연산된 오류위치다항식의 두근 ⁱ및 ^j로부터 오류위치 i 및 j를 구함으로 연산에 소요되는 회로가 복잡하였으며 연산에 소요되는 시간에 의한 지연시간이 많았다.

따라서 본 발명의 목적은 오류위치다항식을 계산하는 과정없이 오류치를 구할 수 있는 오류정정방법을 제공함에 있다.

본 발명의 다른 목적은 지연시간이 작고 회로가 간소한 회로를 오류정정장치를 제공함에 있다

상기 목적을 달성하기 위하여, 본 발명의 방법은 수신 n워어드 및 패리티검사행렬 H로 이루어지는 1블럭 V^T의 아래의 연산에 의하여 4개의 오증 S₀~S₃를 구하는 단계와,

상기 오증의 중을 검사하여 아래와 같이 충족될 때, 오류워어드가 없음을 검출하는 단계와,

S₀=S₁=S₂=S₃=0

상기 오증에 의하여 아래의 계수 D를 구하는 단계와 D=S₀S₂+S₁상기 계수 D 및 오증 S₀의 중을 검사하여 D=0 및 S_O 0가 충족될때 1워어드오류가 있든 것을 판단하고, 그다음 상기 오증의 연산에 의하여 오류정정을 행하는 단계와, 상기 오증에 의하여 아래의 계수 σ₁, σ₂및 k와 k에 의한 Tr₂(k)를 구하는 단계와,

상기 Tr₂(k) 및 D의 중을 검사하여 아래와 같이 충족될 때, K의 연산에 의해 x²+x+k=0을 만족하는 두근 x¹및 x²를 검출하고, x¹및 σ₁과, σ₂및 x₂의 연산에 의해 오류위치 i 및 j를 검출한 뒤, 2워어드오류가 정정되도록 하는 단계로 이루어짐을 특징으로 한다.

상기 목적을 달성하기 위하여, 본 발명의 장치는 블럭단위의 수신워드들을 수신하는 오증(S₀~S₃)들을 연TKS하는 오증연산수단과, 상기 오증(S₀~S₃)들에 의해 2차 오류위치다항식 y²+σ₁y+σ₂=σ(y)의 계수들(σ₁, σ₂)를 연산하는 제 1 계수 연산수단과, 상기 계수들(σ1, σ2)에 의해 변형된 2차 오류위치다항식 x²+x+k=σ(x)의 계수(k)를 연산하고 상기 k의 트레이스값 Tr₂(k)를 제 2 계수연산수단과, 상기 계수(k)값에 해당하는 미리 기입된 변현된 2차 오류위치다항식 σ(y)=x²+x+k의 두근중 한근을 독출하는 메모리와, 상기 읽기전용메모리의 출력과 상기 제 1 계수연산수단의 출력에 의해 오류위치값들을 연산하는 오류위치연산수단과, 상기 오류위치값들과 상기 오증(S₀, S₁)들에 의해 오류값들을 산출하는 오류값연산수단과, 상기 오류값을 수신워어드에 가산하여 오류를 정정하는 가산기와, 상기 오류값연산수단 및 상기 가산기 사이에 접속되어 오류값을 완충시켜 가산기에 공급하는 완충기록기와, 상기 가산기로 유입되는 수신워어드를 오류정정에 소요되는 시간만큼 지연시키기 위한 완충기억장치와, 상기 오증들(S_z~S₃) 및 트레이스값(Tr₁(k)에 의해 1워어드 오류 및 2중오류의 발생을 검출하는 오류판별부와, 상기 오류판별부 및 상기 오류위치값들에 의해 상기 완충기록기의 출력시점을 제어하고, 각 회로부에 필요한 제어신호 및 클럭펄스를 공급하는 제어부를 포함함을 특징으로 한다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명하기로 한다.

먼저, 본 발명에 사용된 오류정정보호에 대하여 설명한다.

최소거리 dmin=6인 RS부호의 생성다항식은

여기서 최소거리 dmin=6이고, ℓ=-2로 놓으면

와 같이 변형된 형태로 주어진다. 식(E2)에 의해 생성되는 RS부호의 패리티검사행렬은

와 같이 된다.

전송선로상의 잡음에 의해 발생하는 오류형태 e=r+c(e₀,e₁e₂,…, e n-1)으로부터 오증은

로 계산된다. 만약 수신계역(Received word)에 단일 바이트오류 e(x)=eixⁱ가 발생하였다면, 오증은

이다, 여기서 ei는 오류값(error value)이고, i(0≤I≤n-1)는 오류위치(error location)을 가르킨다. 또한 수신계열에 2중바이트 오류 e(x)=eix^j+ejxⁱ가 발생한 경우는

가 된다. 역시 여기서, ei 및 ej는 오류치(error value)를 가르키고, i 및 j(0≤i≤j≤n-1)는 오류위치이다.

dmin=6인 RS부호는 (2^m)상의 2차방정식을 이용하여 복호할 수 있다. 식(E6a) alc (E6c)로부터

가 되고, 식(E6b) 및 (E6c)로부터

이다. 따라서 식 (E7)과 식 (E8)을 같다고 하면,

가 되면, 식 (E9)의 양변에 ( ⁱ+ ^-j)≠0을 곱하면

으로 된다. 마찬가지로 식(E6c), (E6d) 및 (E6e)로부터

상기 오증(S₀~S₃)에 의해 아래와같이 오류의 유무를 판정한다.

1) S₀=S₁=S₂=S₃=0가 만족될 때 오류가 없다고 판단한다.

2) S₀ 0이고, S₀S₂+S₁ ²=0인 경우 단일 워어드오류의 발생으로 판단되고, 다음과 같이 오류위치 및 오류치를 구할 수 있다.

3) 상기 오증 S₀~S₃를 변형시켜 아래의 오류위치다항식을 구한다.

상기식 (E20)으로 x=σ₁y라 하면 오류위치다항식(σ)는

와 같이 변형된다. 여기서 k는

이다. 여기서 j-i를 ℓ이라하면,

가 된다. 상기 식(E21)에서 aⁱ및 a^j는 오류위치이며, 식(E22)에서 ℓ은 오류위치간의 차(difference)를 말하며, GF(28)상에서 ℓ의 값의 범위는 1~31중에서 하나의 값을 갖는다.

따라서 K의 값은 GF(2⁸)상에서 256까지의 값을 갖으나, 위의 ℓ의 범위에 따라 31개로 압축하여 구할 수 있다. 상기 K의 값에 의해 트레이스 Tr₂(k) 및 Tr₃(k)의 값은

가 된다. 여기서 y는 Tr₂(y)=1이 되는 GF(2^m)내의 한 원소이며, K₁=y+y²이라 할때 Tr_t(C)=Tr_t(K+K₁)=1을 만족시킴으로써 식(E26)으로 표현되는 두근이 결정된다.

오류위치다항식(σ(x))의 두근(x₁, x₂)를 구하기 위한 다른 방법은 롬을 이용하는 방법이 있다. 이는 롬상에 K값에 해당하는 두근 x₁, x₂중 x₁의 값들을 기입해놓고 k값을 어드레스(address)값으로 사용하여 바로 얻는다. 물론 x₁의 값은 식(E25) 및 (E26)에 의해 얻어진다. 그리고 k의 값과 x₁의 값을 표시하면 제 1 도에 도시된 테이블과 같이 된다. 만일 k의 값이 제 1 도에 도시된 k의 값의 범위를 벗어난 경우에는 3개이상의 오류의 발생으로 판정한다.

그리고 오류위치(X₁, X₂)는 오류위치다항식 σ(y)=y₂+σ₁y+σ₂에서의 두 계수 σ₁및 σ₂와 σ(x)=x₂+x+k의 두근 x₁및 x₂와의 연산에 의해 아래와 같이 구해진다.

식 δ(y)=y²+σ₁y+σ₂에서, σ₁은 (S₁S₂+S₀S₃)/S₀S₂+S₁ ²이고, σ₂=(S₁S₃+S₂)/S₀S₂+S₁ ²이다.

오류값(Y₁, Y₂)는 오증과 상기 식(E27)에서 구한 두 오류위치 X₁및 X₂의 다음 연산에 의해 각각 구해진다.

예를들어, 부호다항식(Code polynomial) c(x)=0일때, 수신다항식(Received polynomial) r(x)=ax+a²x⁴인 경우, 오류다항식 ex=ax+a²x⁴이 된다. 이때 수신다항식으로부터 오증(Syndrome)은

S=(S₀,S₁,S₂,S₃)=(a¹⁰³, a¹¹⁵, a²⁵, a¹⁰⁴)

가 되고, 오류위치다항식 σ(y)=y₂+σ₁y+σ₂의 계수 σ₁및 σ₂는

σ₁=a²⁷⁴

σ₂=a⁵

가 된다. 따라서 오류위치다항식 σ(y)는

σ(y)=y²+a²²⁴y+a⁵

가 된다.

또한으로부터 Tr₂(a⁶⁷)=0이고, Tr(a⁶⁷)=0가 되어, Tr(y)=1이 되는 유한체 GF(2⁸)내에서 한 원소 y를 찾으면 y=a⁵가 된다.

따라서 Tr₂(y)=Tr₂(a⁵)=1이 되고, k₁=y²+y=a¹⁰+a⁵=a¹⁴³가 된다. 이에따라 Tr₄(K+K₁)=Tr₄(C)=1로부터 C=K+K₁=a¹⁴³=a¹⁸⁰을 구할 수 있다.

따라서 σ(x)의 두근 x₁및 x₂는 식(E26)에 의해 x₁=a³², x₂=a³⁵가 되고, 실제로 발생된 오류위치 X₁, 및 X₂는 X₁=a, X₂=a⁴이 된다.

또한 두개의 오류값 Y₁및 Y⁴는 식(E28)로부터 Y₁=a, Y₂=a²이 되므로, 오류다항식 e(x)=ax+a²x⁴이 만족된다.

위에서 언급한 일련의 계산은 도시된 테이블에서 k=a⁶⁷에 대응되는 σ(x)이 근 x₁=1011101=a³²이 됨과 같이 ROM을 이용하여 쉽게 σ(x)의 해를 구할 수 있다.

상기 본 발명의 방법에서 2워어드오류의 정정까지 행할 경우 오류위치를 구하기까지의 소요시간은 국내특허공고번호 "제87-500호"에서 제시된 방법에 의한 소요시간에 비해 매우 짧게 된다.

제 2 도는 본 발명에 따른 실시예의 오류정정장치의 블럭도이다. 제 2 도에 있어서, 입력단자(105)는 수신데이터를 유입하기 위한 입력통로를 표시한다. 입력단자(105)는 완충기억장치(100)의 입력단자 및 오증연산부(120)의 입력단자와 결합되어 있다. 완충기억장치(100)의 출력단자는 제 1 가산기(110)의 제 1 입력단자에 접속되어 있다. 오증연산부(120)의 출력단자는 오류값연산부(180)의 제 3 입력단자, 제 1 계수연산부(130)의 입력단자 및 오류판별부(160)의 제 1 입력단자와 결합되어 있다. 제 1 계수연산부(130)의 제 1 출력단자는 제 2 계수연산부(140)의 입력단자, 제 1 가산기(170)의 제 1 입력단자 및 제 2 승산기(171)의 제 1 입력단자와 결합되어 있다. 제 1 계수연산부(130)의 제 2 출력단자는 오유판별부(160)의 제 2 입력단자에 접속되어 있다. 제 2 계수연산부(140)의 제 1 출력단자는 롬(150)의 입력단자에 접속되어 있다. 제 2 계수연산부(140)의 제 2 출력단자는 오류판별부(160)의 제 3 입력단자에 접속되어 있다. 오유판별부(160)의 출력단자는 제어부(190)의 제 1 입력단자에 접속되어 있다. 롬(150)의 출력단자는 제 2 가산기(111)의 제 1 입력단자 및 제 1 승산기(170)의 제 2 입력단자와 결합되어 있다. 제 1 승산기(170)의 출력단자는 오류값연산부(180)의 제 2 입력단자 및 제어부(190)의 제 2 입력단자와 결합되어 있다. 제 2 승산기(171)의 출력단자는 오류값 연산부(180)의 제 3 입력단자 및 제어부(190)의 제 3 입력단자와 결합되어 있다. 오류값연산부(180)의 출력단자는 완충기록기(101)의 입력단자에 접속되어 있다. 완충기록기(101)의 출력단자는 제 1 가산기(110)의 제 2 입력단자에 접속되어 있다. 제 1 가산기(110)의 출력단자는 출력단자(115)에 접속되어 있다. 제어부(190)의 제1~8출력단자는 각각 완충기억장치(100)의 제어단자, 오증연산부(120)의 제어단자, 제 1 계수연산부(130)의 제어단자, 제 2 계수연산부(140)의 제어단자, 롬(150)의 제어단자, 오류판별부(160)의 제어단자, 오류값연산부(180)의 제어단자 및 완충기록기(101)의 제어단자에 분산접속되어 있다.

제 3 도는 제 2 도에 도시된 오류정정장치의 작동흐름도로서, 제 2 도중 제어부(190)에 의해 수행된다.

제 2 도에 도시된 오류정정장치의 작동을 제1, 3도를 참조하여 설명한다. 입력단자(105)을 통해 유입되는 수신데이터들은 완충기억장치(100) 및 오증연산부(120)에 공급된다.

완충기억장치(100)는 입력단자(105)를 통해 유입되는 수신데이터를 오증연산부(120), 제1, 2계수연산부(130, 140), 롬(150), 제 2 가산기(111), 제1, 2승산기(170, 171), 오류값연산부(180) 및 완충기록기(101)을 통과하는 처리시간만큼의 기간동안 지연시켜 제 1 가산기(110)의 제 1 입력단자에 공급한다.

오증연산부(120)는 입력단자(105)을 통해 유입되는 수신데이타터를 자체내에 내장된 기억소자에 순차적으로 저장하고, 1블럭에 해당하는 수신데이터가 입력되었을 대 아래의 연산에 의해 오증(S₀~S₃)을 산출한다.

제 1 계수연산부(130)은 오증연산부(120)로부터 유입되는 오증(S₀~S₃)의 아래와 같은 연산에 의해 σ₁, σ₂및 D를 산출한다.

그리고 제 1 계수연산부(130)은 두 개의 계수 σ₁및 σ₂는 제 1 출력단자를 통해 제 2 계수연산부(140) 및 제1, 2승산기(170, 171)에 공급하고, 계수 D는 제 2 출력단자를 통해 오류판별부(160)에 공급한다. 여기서 두개의 계수 σ₁및 σ₂는 2차 오류위치다항식 σ(y)=y²+σ₁y+σ₂=0의 계수이다.

제 2 계수연산부(140)는 제 1 계수연산부(130)로부터 유입되는 두개의 계수 σ₁및 σ₂의 값의 아래와 같은 연산에 의해 제 3 의 계수 k를 산출하고,

산출된 계수 k의 아래의 연산에 의해 트레이스(Tr₂(k))의 값을 산출한다.

Tr₂(k)=k+k²+k⁴+k⁸+k¹⁶+k³²+k⁶⁴+k¹²⁸

그리고 제 2 계수연산부(140)는 k값을 제 1 출력단자를 통해 롬(150)의 입력단자(어드레스단자)에 공급하고, Tr₂(k)의 값은 제 2 출력단자를 통해 오류판별부(160)에 공급한다. 여기서 k는 변형된 2차오류위치다항식 σ(x)=x²+x+k=0의 계수이다.

롬(150)은 제 2 계수연산부(140)로부터 유입되는 k의 값에 해당하는 저장구역에 저장된 정보를 독출하여 제 2 가산기(111) 및 제 1 승산기(170)에 공급한다. 여기서 롬(150)의 출력은 상기 변형된 2차오류위치다항식 σ(x)=x²+x+k=0의 두근 x₁및 x₂중 한근인 x₁이다. 그리고 k의 값과 x₁의 값간의 관계는 제 1 도에 도시된 롬테이블에 따르며, x₁은 k값의 연산에 의해 산출되어 미리 기입된다.

제 2 가산기(111)는 롬(150)으로부터 유입되는 x₁의 값에 제 2 입력단자로 유입되는 고정된 값 "1"을 가산하여 산출되는 x₂의 값을 제 2 승산기(171)의 제 2 입력단자에 공급한다.

제 1 승산기(170)는 제 1 계수연산부(130)로부터 제 1 입력단자로 유입되는 2차오류위치다항식 σ(y)=y²+σ₁y+σ₂의 계수 σ₁의 값과 롬(150)으로부터 제 2 입력단자로 유입되는 x₁의 값과 승산하여 산출되는 제 1 오류위치값 X₁을 오류값연산부(180) 및 제어부(190)에 공급한다.

제 2 승산기(171)는 제 1 계수연산부(130)로부터 제 1 입력단자로 유입되는 2차오류위치다항식 σ(y)=y²+σ₁y+σ₂=0의 계수 σ₁의 값과 제 2 가산기(111)로부터 제 2 입력단자로 유입되는 x₂의 값과 승산하여 산출되는 오류위치값 X₂을 오류값연산부(180) 및 제어부(190)에 공급한다.

오류값연산부(180)는 제1, 2승산기(170, 171)로부터 유입되는 오류위치값 X₁및 X₂와 오증연산부(120)로부터 유입되는 오증(S₀, S₁)의 아래와 같은 연산에 의해 두개의 오류값 Y₁및 Y₂를 구한다.

그리고 오류값연산부(180)는 산출된 두개의 오류값 Y₁및 Y₂를 완충기록기(101)에 공급한다.

완충기록기(10)는 오류값연산부(180)로부터 유입되는 두개의 오류값 Y₁및 Y₂를 저장한 다음, 오류가 발생된 수신워어드가 제 1 가산기(110)의 제 1 입력단자에 인가될 무렵에 오류값 Y₁또는 Y₂를 제 1 가산기(110)의 제 2 입력단자에 공급한다.

제 1 가산기(110)는 완충기억장치(100)로부터 제 1 입력단자로 유입되는 수신데이터에 완충기록기(101)로부터 제 2 입력단자로 유입되는 오류값(Y₁및 Y₂)를 가산하여 수신데이터에 발생된 오류를 정정한다. 제 1 가산기(110)에 의해 오류가 정정된 수신데이터는 출력단자(115)를 통해 다른 신호처리계나 인터리빙회로에 공급된다.

오류판별부(160)은 오증연산부(120)로부터 유입되는 오증(S₀~S₃), 제 1 계수연산부(130)로부터 유입되는 계수 D 및 제 2 계수연산부(140)로부터 유입되는 트레이스값 Tr₂(k)을 검사하여 오류발생유무, 1워어드오류발생, 2중워드오류발생 및 3중워드이상의 오류발생을 아래와 같이 판별한다.

1) S₀=S₁=S₂=S₃=0가 충족될때, 오류가 없다는 것이 판정된다.

2) S₀ 0이고 D=S₁ ²+S₀S₂=0이 충족될때, 1워어드의 오류가 발생되었다는 것이 판정된다.

3) D=S₁+S₀S₂ 0이고 Tr₂(k)=0이 충족될대, 2워어드의 오류의 발생이 판정된다.

4) Tr₂(k)0이 충족될때, 3워어드이상의 오류의 발생이 판정된다.

제어부(190)을 규정타이밍 관계에 제한되어 있는 클럭펄스 또는 제어신호를 완충기억장치(100), 오증연산부(120), 제1, 2계수연산부(130, 140), 롬(150), 오류판별부(160), 오류값연산부(180)의 및 완충기록기(101)에 각각 공급하는 역할을 한다. 제어부(190)의 작동을 제 3 도에 도시된 동작흐름도에 따라 상세히 설명하기로 한다.

제어부(190)은 오증연산부(120)에 오증연산제어신호를 인가하여 오증연산부(120)로 하여금 오증연산을 하게 제어한다. (제201단계)

제201단계 수행후 제어부(190)는 오류판별제어신호를 오류판별부(160)에 인가하여 오류판별부(160)로 하여금 오증들이 모두 "0"인가를 판별하게 하고, 오류판별부(160)에 의해 판별된 결과를 유입한다. 이때 제어부(190)는 오류판별부(160)로부터 유입되는 판별결과신호가 S₀=S₁=S₂=S₃=0임을 나타낼 때 오류가 없음일 인식하여 오류정정작동을 종료한다. (제202단계)

제201단계에서 오류판별부(160)로 유입된 판별결과신호가 S₀=S₁=S₂=S₃ 0임을 나타낼 때 제어부(190)는 계수연산제어신호를 제 1 계수연산부(130)에 인가하여 제 1 계수연산부(130)로 하여금 D를 연산하게 하고, 또한 오류판별부(160)에 오류판별제어신호를 다시 인가하여 오류판별부(160)로 하여금 D=0인가를 판별하게 한다. (제203단계)

제어부(190)는 오류판별부(160)으로부터 유입되는 판별결과신호가 D=0임을 나타낼때 오류값연산부(180) 및 완충기록기(101)를 제어하여 1워어드오류가 정정되도록 한다. (제204단계)

그리고 제어부(190)는 오류판별부(160)으로 유입되는 판별결과 신호가 D0임을 나타낼때 계수연산제어신호를 제 1 계수연산부(13)에 인가하여 제 1 계수연산부(130)로 하여금 2차오류위치다항식 σ(y)=y²+σ₁y+σ₂=0의 두 계수 σ₁및 σ₂를 산출하게 한다. (제205단계)

제205단계 수행후 제어부(190)는 계수연산제어신호를 제 2 계수연산부(140)에 인가하여 제 2 계수연산부(140)로 하여금 변형된 2차오류위치다항식 σ(x)=x²+x+k=0의 계수 k를 산출하게 한다. (제206단계)

상기 제206단계 수행후 제어부(190)는 다시 계수연산제어신호를 제 2 계수연산부(140)에 인가하여 제 2 계수연산부(140)로 하여금 Tr₂(k)를 연산하게 한다. (제207단계)

상기 제207단계 수행후 제어부(190)는 오류판별제어신호를 또 다시 오류판별부(160)에 인가하여 오류판별부(160)로 하여금 Tr₂(k)=0인가를 판별하게 한다. (제208단계)

상기 제208단계에서 제어부(190)는 오류판별부(160)로부터 유입된 판별결과신호가 Tr₂(k)0임을 나타날때 3워어드이상의 오류의 발생을 사용자에게 표시되도록 한다. (제209단계)

상기 제208단계에서 오류판별부(160)으로부터 유입된 판별결과신호가 Tr₂(k)=0임을 나타낼때 제어부(190)는 리드신호를 롬(150)에 인가하여 롬(150)으로 하여금 K값에 해당하는 저장구역에 저정된 x₁의 값을 독출하여 제 2 가산기(111) 및 제 1 승산기(170)에 공급하도록 한다.(제210단계) 이때 제 2 가산기(111)는 x₁의 값에 1을 가산하여 x₁값을 산출하고, 제 1 승산기(170)는 x₁의 값에 σ₂의 값을 승산하여 X₁의 값을 산출하며 제 2 승산기(171)는 x₂의 값에 σ₁의 값을 승산하여 x₂의 값을 산출한다.

제210단계 수행후 제어부(190)는 오류값연산제어신호를 오류값연산부(180)에 인가하여 오류값연산부(180)로 하여금 두개의 오류값 Y₁및 Y₂를 산출하게 한다. (제211단계)

제211단계 수행후 제어부(190)는 제210단계에서, 제1, 2승산기(170, 171)로부터 유입된 오류위치값 X₁및 X₃에 따라 완충기록기(101)을 제어하여 완충기록기(101)로 하여금 오류값연산부(180)로부터 입력 저장되었던 오류값 Y₁및 Y₂를 제 1 가산기(110)에 공급하게 한다.(제212단계) 이때 제 1 가산기(110)는 완충기록기(101)로부터 유입되는 오류값을 완충기억장치(100)로부터 유입되는 오류가 발생된 수신워어드에 가산하여 수신워어드의 오류를 정정하게 된다.

상술한 바와같이 본 발병은 오류위치다항식을 풀지 않고서 변형된 오류위치다항식의 계수에 의해 오류위치다항식의 두근 및 오류위치를 구함으로 오류정정에 소요되는 시간을 매우 짧게 할 수 있는 이점이 있다.

Claims

1블럭내에 n워어드와 각 워어드가 m비트로 이루어지는 데이터의 오류정정방법에 있어서, 수신 n워어드 및 패리티검사행렬 H로 이루어지는 1V^T의 아래의 연산에 의하여 4개의 오증 S₀~S₃를 구하는 단계와,

상기 오증의 중을 검사하여 아래와 같이 충족될때, 오류워어드가 없음을 검출하는 단계와, S₀=S₁=S₂=S₃=0 상기 오증에 의하여 아래의 계수 D를 구하는 단계와 D=S₀S₂+S₁ ²상기 계수 D 및 오증 S₀의 중을 검사하여 D=0 및 S₀ 0가 충족될 때 1워어드오류가 있든 것을 판단하고, 그 다음 상기 오증의 연산에 의하여 오류정정을 행하는 단계와, 상기 오증에 의하여 아래의 계수 σ₁, σ₂및 k와 k에 의한 Tr₂(k)를 구하는 단계와,

상기 Tr₂(k) 및 D의 중을 검사하여 아래와 같이 충족될때, K의 연산에 의해 x²+x+k=0를 만족하는 두근 x₁및 x₂를 검출하고, x₁및 σ₁과, x₂및 σ₁의 연산에 의해 오류위치 i 및 j를 검출한 뒤, 2워어드오류가 정정되도록 하는 단계로 이루어짐을 특징으로 하는 오류정정방법.

블럭단위의 수신워드들을 수신하여 오증(S₀~S₃)들을 연산하는 오증연산수단과, 상기 오증(S₀~S₃)들에 의해 2차 오류위치다항식 y²+σ₁y+σ₂=σ(y)의 계수들(σ₁, σ₂)를 연산하는 제 1 계수연산수단과, 상기 계수들(σ₁, σ₂)에 의해 변형된 2차 오류위치다항식 x²+x+k=σ(x)의 계수(k)를 연산하고 상기 k의 트레이스값 Tr₂(k)를 제 2 계수연산수단과, 상기 계수(k)값에 해당하는 미리 기입된 변형된 2차 오류위치다항식 σ(x)=x²+x+k의 두근중 한근을 독출하는 메모리와, 상기 읽기전용메모리의 출력과 상기 제 1 계수연산수단의 출력에 의해 오류위치값들을 연산하는 오류위치연산수단과, 상기 오류위치값들과 상기 오증(S₀, S₁)들에 의해 오류값들을 산출하는 오류값연산수단과, 상기 오류값을 수신워어드에 가산하여 오류를 정정하는 가산기와, 상기 오류값연산수단 및 상기 가산기 사이에 접속되어 오류값을 완충시켜 가산기에 공급하는 완충기록기와, 상기 가산기로 유입되는 수신워어드를 오류정정에 소요되는 시간만큼 지연시키기 위한 완충기억장치와, 상기 오증들(S₀~S₃) 및 트레스값(Tr₂(k))에 의해 1워어드 오류 및 2중 오류의 발생을 검출하는 오류판별부와, 상기 오류판별부 및 상기 오류위치값들에 의해 상기 완충기록기의 출력시점을 제어하고, 각 회로부에 필요한 제어신호 및 클럭펄스를 공급하는 제어부를 포함함을 특징으로 하는 오류정정장치.

제 2 항에 있어서, 상기 메모리에 저장된 값들이 상기 2차방정식 σ(x)=x²+x+k의 한근인 x₁임을 특징으로 하는 오류정정장치.

제 2 항에 있어서, 오류위치연산수단이 상기 2차방정식 σ(x)=x²+x+k의 한근 x₁과 미리 설정된 임의의 세트값과 가산하여 다른 한근 x₂를 구하는 가산기와, 상기 2차방정식 σ(x)=x²+x+k의 한근 x₁과 상기 2차방정식 σ(y)=x²+σ₁x+σ₂의 한근 σ₁과 승산하여 산출되는 오류위치값 i를 상기 제어부 및 오류값 연산부에 공급하는 제 1 승산기와, 상기 2차방정식 σ(x)=x²+x+k의 다른 한근 x₂과 상기 2차방정식 σ(y)=y²+σ₁y+σ₂의 한근 σ₁과 승산하여 산출되는 오류위치값 j를 상기 제어부 및 오류값연산부에 공급하는 제 2 승산기를 포함함을 특징으로 하는 오류정정장치.

제 2 항에 있어서, 상기 메모리에 저장된 값들이 상기 2차방정식 σ(x)=x²+x+k의 한근인 x₂임을 특징으로 하는 오류정정장치.

블럭단위의 수신워드들을 수신하여 오증(S₀~S₃)들을 연산하는 오증연산수단과, 상기 오증(S₀~S₃)들에 의해 2차 오류위치다항식 y²+σ₁y+σ₂=σ(y)의 계수들(σ₁, σ₂)를 연산하는 제 1 계수연산수단과, 상기 계수들(σ₁, σ₂)에 의해 변형된 2차 오류위치다항식 x²+x+k=σ(y)의 계수의 역수를 연산하고 상기에 의해 k의 트레이스값 Tr₂(k)를 제 2 계수연산수단과, 상기 계수 () 값에 해당하는 미리 기입된 변형된 2차 오류위치다항식 σ(x)=x²+x+k의 두근중 한근을 독출하는 메모리와, 상기 읽기전용메모리의 출력과 상기 제 1 계수연산수단의 출력에 의해 오류위치값들을 연산하는 오류위치연산수단과, 상기 오류위치값들과 상기 오증(S₀, S₁)들에 의해 오류값들을 산출하는 오류값연산수단과, 상기 오류값을 수신워어드에 가산하여 오류를 정정하는 가산기와, 상기 오류값연산수단 및 상기 가산기 사이에 접속되어 오류값을 완충시켜 가산기에 공급하는 완충기록기와, 상기 가산기로 유입되는 수신워어드를 오류정정에 소요되는 시간만큼 지연시키기위한 완충기억장치와, 상기 오증들(S₀~S₃) 및 트레이스값(Tr₂(k))에 의해 1워어드 오류 및 2중오류의 발생을 검출하는 오류판별부와, 상기 오류판별부 및 상기 오류위치값들에 의해 상기완충기록기의 출력시점을 제어하고, 각 회로부에 필요한 제어신호 및 클럭펄스를 공급하는 제어부를 포함함을 특징으로 하는 오류정정장치.