KR930001566B1 - 초전도체 배선의 구조 및 그 제조방법 - Google Patents

초전도체 배선의 구조 및 그 제조방법 Download PDF

Info

Publication number
KR930001566B1
KR930001566B1 KR1019890700928A KR890700928A KR930001566B1 KR 930001566 B1 KR930001566 B1 KR 930001566B1 KR 1019890700928 A KR1019890700928 A KR 1019890700928A KR 890700928 A KR890700928 A KR 890700928A KR 930001566 B1 KR930001566 B1 KR 930001566B1
Authority
KR
South Korea
Prior art keywords
paste
superconductor
structure according
wiring structure
manufacturing
Prior art date
Application number
KR1019890700928A
Other languages
English (en)
Other versions
KR890702265A (ko
Inventor
사도루 모리
히데아끼 요시다
다꾸오 다께시다
요시오 칸다
Original Assignee
미쓰비시 마테리알 가부시기가이샤
나가노 다께시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62246956A external-priority patent/JPH0831670B2/ja
Priority claimed from JP62332979A external-priority patent/JP2629222B2/ja
Application filed by 미쓰비시 마테리알 가부시기가이샤, 나가노 다께시 filed Critical 미쓰비시 마테리알 가부시기가이샤
Publication of KR890702265A publication Critical patent/KR890702265A/ko
Application granted granted Critical
Publication of KR930001566B1 publication Critical patent/KR930001566B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming superconductor layers
    • H10N60/0352—Processes for depositing or forming superconductor layers from a suspension or slurry, e.g. screen printing; doctor blade casting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661—After-treatment, e.g. patterning
    • H10N60/0716—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9265—Special properties
    • Y10S428/93—Electric superconducting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/70—High TC, above 30 k, superconducting device, article, or structured stock
    • Y10S505/701—Coated or thin film device, i.e. active or passive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/70—High TC, above 30 k, superconducting device, article, or structured stock
    • Y10S505/701—Coated or thin film device, i.e. active or passive
    • Y10S505/702—Josephson junction present
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/70—High TC, above 30 k, superconducting device, article, or structured stock
    • Y10S505/701—Coated or thin film device, i.e. active or passive
    • Y10S505/703—Microelectronic device with superconducting conduction line
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/70—High TC, above 30 k, superconducting device, article, or structured stock
    • Y10S505/704—Wire, fiber, or cable
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31692—Next to addition polymer from unsaturated monomers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
초전도체 배선의 구조 및 제조방법
[도면의 간단한 설명]
본 발명에 관한 초전도체배선구조와 그 제조방법의 특징 및 이점은, 첨부도면을 참조한 아래의 설명으로부터 더욱 명확하게 이해될 것이다. 첨부도면에 있어서, 제1a도 내지 제1d도는 본 발명에 관한 초전도체 배선구조의 제조방법을 구성하는 일련의 공정을 나타내는 단면도.
제2a도 내지 제2d도는 본 발명에 관한 다른 초전도체 배선구조의 제조방법을 구성하는 일련의 공정을 나타내는 단면도.
제3도는 기판위에 형성된 복수의 배선체를 포함하는 패턴을 나타내는 사시도이다.
[발명의 상세한 설명]
[기술분야]
본 발명은 후막집적회로에 포함되는 초전도체배선의 구조에 관한 것으로, 특히, 초전도체배선을 사용환경의 영향으로 부터 보호하고, 또한 초전도체 배선을 오래도록 초전도상태로 사용하게 하는 보호막에 관한 것이다.
[배경기술]
초전도체의 배선구조에 관한 전형적인 예는, 야마니까(山中)등에 의하여, 전자재료 1987년 8월호, 제26권, 제8번, 제89페이지 내지 제92페이지의 "알루미나기판상의 초전도 배선기술"이라는 제목의 기사로 보고 되어 있다. 이 기사에 의하면, 복수의 배선체가 통상의 알루미나기판과 FGA(Fine Grained Alumina)기판위에 각각 인쇄된 복수의 페이스트(paste)체를 소성(燒成)함에 의하여 형성되고, 그 페이스트는 이트륨-바륨-구리산화물의 분말을 유기매매물(vehicle)속에 혼합하여 준비시킨 것이다. 복수의 배선체는 통상의 알루미나기판과 FGA기판에 직접 인쇄되어 있고, 배선체에는 아무런 보호막을 부여하고 있지 않다. 통상의 알루미나기판은 FGA기판에 비교하면 순도에 있어서 뒤떨어지므로, 통상의 알루미나기판에는 상당한 불순물이 포함되어 있다. 그러나, 상기한 종래의 초전도체 배선은 그 안정성에 있어서 문제를 포함하고 있다.
즉, 배선체는 비교적 단기간내에 초전도성을 잃는 경향이 있고, 그 때문에, 그들 배선체에서는 전류경로가 차단되어 버리는 것이다.
더우기, 상술한 기사에도 보고되어 있는 바와같이, 초전도성은 FGA 기판에 형성된 배선체에서 발현되지만, 통상의 알루미나기판위에 형성된 배선체에서는 관찰되지 않았다. 그 때문에, 야마나까 등에 의하여 보고된 배선체에서는, 사용할 수 있는 기판에 관해서도 문제를 포함하고 있었다. 따라서, 본 발명의 중요한 목적은, 장기간의 사용에 적합한 초전도체배선의 구조를 제공하는 것이다.
또, 사용하는 기판에 관계없이 배선체를 초전도상태로 머물게 하는 초전도체배선의 구조를 제공하는 것도 본 발명의 목적으로 하는 바이다.
[발명의 개시]
상기한 배선체가 초전도성을 상실하는 원인은, 공기중에 포함되는 수증기나 이산화탄소가 초전도체 세라믹과 반응하여 어떠한 반응 생성물을 형성하는 것에 있다고 추측된다. 또, 통상의 알루미나기판위에서는, 배선체가 초전도성을 발현할 수 없는 이유의 하나는, 통상의 알루미나기판과 FGA기판과의 순도차에 있다고 추측된다. 즉, 보통의 알루미나기판은 비교적 다량의 이산화 규소를 함유하고 있고, 이들의 이산화규소가 이트륨-바륨-구리산화물과 반응하여 초전도성의 발현을 방해하는 것으로 생각된다.
상기한 목적을 달성하기 위해서, 본 발명은 배선체를 형성할 때에 사용되는 초전도체산화물과 반응하지 않는 보호막으로써 초전도배선체를 덮는 것을 제안하는 것이다. 본 발명의 제1관점에 따라 제공되는 초전도체배선의 구조는, 절연체기판위에 형성되는 것으로서, a) 상기한 절연체기판위에 형성되고, 적어도 하나의 염기성 초전도체 세라믹의 배선체를 포함하는 초전도체 패턴(pattern)과, b) 상기한 초전도체 패턴을 덮는 염기성 산화물의 보호막을 보유한다.
상기한 염기성 산화물과 상기한 초전도체 세라믹은, 각각 산화비스무트와 이하의 원소를 함유하는 산화물로서 충분하며, 전기한 원소로는, 스칸듐이트륨 및 란타노이드의 군으로부터 선택된 적어도 하나의 원소와, 적어도 하나의 알칼리토류 금속과, 구리가 있다.
또, 어느 실시형태에 있어서는, 상기한 산화물은 스칸듐, 이트륨 및 란타노이드를 포함하는 군으로부터 선택된 복수의 원소와 복수의 알칼리토류금속과, 구리를 함유하고 있다.
또한, 초전도체 세라믹은, 이하의 원소를 함유하는 산화물로 되어 있어도 좋은데, 전기한 원소로는 스칸듐, 이트륨 및 란타노이드의 군으로부터 선택된 2이상의 원소와 2이상의 알칼리토류 금속과, 구리가 있다. 상기한 초전도체 세라믹의 염기성산화물과 열팽창계수에 있어서 대략 동일하게 되도록 선택되면, 상기한 보호막은 소망스럽지 않은 균열이나 상기한 초전도체패턴으로부터의 박리(剝離)를 피하게 되어서, 장기간에 걸쳐서 상기한 패턴을 초전도상태로 마무르게 할 수 있다. 또, 다른 실시형태에서는, 염기성 산화물의 기초막이 상기한 절연성기판과 상기한 패턴과의 사이에 개재되어 있는데, 그 목적은 상기한 패턴을 상기한 절연성기판에 함유되는 불순물로부터 보호하는 것이다.
본 발명의 다른관점에 의하면, 초전도체 배선구조의 제조방법이 제공되는데, 그 제조방법은, a) 절연체층과 염기성산화물의 제1페이스트 및 이하의 원소를 함유하는 산화물이 제1분말을 준비하는 공정으로서, 전기한 원소로는 스칸듐, 이트륨 및 란타노이드의 군으로부터 선택된 적어도 하나의 원소와, 적어도 하나의 알칼리토류 금속과, 구리이며, b) 적어도 하나의 페이스트막을 포함하는 페이스트패턴을 상기한 제2페이스트로 상기한 절연층위에 형성하는 공정, c) 상기한 페이스트 패턴을 상기한 제1페이스트로 덮는 공정과, d) 상기한 절연층을 고온분위기 중에 두고 상기한 페이스트패턴과 상기한 제1페이스트를 동시에 소성해서 초전도체 패턴과 보호막을 형성하는 공정을 보유한다. 상기한 절연층의 절연성기판위에 형성되어 있으면, 그 절연층은 그위에 염기성산화물을 함유하는 페이스트로 인쇄될 수 있다.
[발명을 실시하기 위한 최량의 형태]
[제1실시예]
최초에 제1a도 내지 제1d도를 참조하여, 본 발명의 실시형태인 초전도체 패턴구조를 제조하는 일련의 공정을 설명한다. 제1a도 내지 제1d도에는 단지 1개의 배선체 밖에 표시되어 있지 않지만, 한가지 예로서의 이트륨안정화 지르코니아기판위에는 다수의 배선체가 형성되어 있고, 이들은 후막집적회로의 실현에 사용되고 있다.
본 제조방법은, 제1a도에 표시되는 바와같이, "YSZ"라고 야기되는 이트륨안정화 지르코니아기판(1)과, 분자식 Bi2O3로 표시되는 산화비스무트를 함유하는 제1페이스트(2)와, 유기매매물 중에 혼합된 제1 및 제2분말을 함유하는 제2페이스트(3)를 준비함으로서 개시된다. 상기한 제1분말은 스칸듐, 이트륨 및 란타노이드의 군(郡)으로부터 선택된 하나의 원소와 하나의 알칼리토류 금속과, 구리를 함유하는 산화물로 형성된 것이고, 제2분말은 알칼리토류 금속의 탄산염으로 형성되어 있다.
본 실시예에서는, 유기매개물은 에틸셀룰로오스와 부틸카르비놀아세테이트를 혼합하여 얻은 것이고, 제2분말을 제조하는데, 사용된 알칼리토류 금속은 산화물을 구성하는 알칼리토류 금속과 동일한 것이다. 상기한 제1분말을 구성하는 산화물은 이트륨-바륨-구리산화물로 하면, 그 열팽창계수는 13×10-6내지 14×10-6/℃로서, 이것은 산화비스무트의 열팽창계수 15×10-6/℃에 근사하고 있다. 우선, 제2페이스트(3)를 사용하여 이트륨안정화 지르코니아기판(1)위에 일본공업규격 표준스크리인 제250번의 메시스크리인으로 페이스트패턴의 일부를 이루는 페이스트막(5)을 인쇄한다. 이 페이스트막(5)은 이트륨안정화 지르코니아기판(1)위에서 약 10미크론의 두께를 이룬다.
이 단계에 있어서의 중간구조는 제1b도에 표시되어 있다. 페이스트막(5)은 약 125℃의 공기중에서 약 10분간 건조되고, 그 후, 제1페이스트(2)가 일본공업규격 표준스크리인 제250번의 메시스크리인을 사용하여 인쇄되어서, 제1c도에 표시되어 있는 바와같이 상기한 페이스트패턴을 완전하게 덮는다. 페이스트패턴을 완전하게 덮기 위해서, 제1페이스트(2)는 약 10미크론의 두께로 퇴적되어서, 그 면적을 페이스트패턴의 면적보다 충분히 넓게 한다.
이러한 스크리인 인쇄 다음에, 제1페이스트(2)는 약 125℃의 공기중에서 약 10분간 건조된 후, 기판(1)은, 소성공정을 위하여 고온분위기 속에 놓여진다.
즉, 기판(1)은 노내(爐內)에 놓여지고, 노내의 공기는 상기한 고온 분위기를 형성하기 위해서 약 900℃까지 승온된다. 제1페이스트(2)로 덮혀진 페이스트패턴이 형성된 기판(1)은, 상기한 고온분위기속에서 약 2시간 유지되어서, 그 결과, 페이스트패턴과 제1페이스트는 동시에 소성되어 배선체(7)를 포함하는 초전도체 패턴과 그 초전도체패턴을 덮는 보호막(8)이 제1d도에 표시되어 있는 바와같이 형성된다. 제1d도로부터도 명확한 바와같이, 초전도체 세라믹의 배선체(7)는 보호막(8)으로 덮혀 있어서, 수증기나 이산화탄소가 배선체(7)에 직접접촉되는 일은 없다.
더우기, 초전도체 세라믹은 염기성이며, 보호막(8)은 염기성 산화물로 되어 있는 산화비스무트로 형성되어 있다.
그 결과, 배선체(7)와 보호막(8)과의 사이에 실질적인 화학반응이 발생되지 않으므로, 배선체(7)를 장시간에 걸쳐 초전도상태로 머무르게 할 수 있다. 좀 더 부연하면, 산화비스무트는 상기한 이트륨-바륨-구리계의 초전도체 세라믹과 같은 정도의 열팽창계수를 보유한다. 이것에 의해서 배선체(7)가 동작온도까지 냉각되어도, 보호막(8)에는 균열이나 박리가 발생하기 어렵고, 그 사용기간, 더 나아가서는 후막집적회로전체의 내용(耐用)기간을 연장할 수가 있다. 또, 상기의 제1분말은 분자식(Gd0.5Ho0.5)1.0(Ba0.9Sr0.1)2.0Cu3.0O6.9로 표시되는 산화물 또는 분자식(Er0.6Sm0.4)1.0(Ba0.95Ca0.05)2.0Cu3.0O6.9로 표시되는 산화물로 구성되어도 좋다.
[제2실시예]
제2a도 내지 제2d도에 의해서, 본 발명에 의한 초전도체 배선구조를 형성하기 위한 일련의 공정을 설명한다. 이 일련의 공정에 있어서, 설명은 후막집적회로에 포함되는 초전도체 패턴의 일부를 구성하는 단일의 배선체에 착안하여 이루어지게 된다. 제2a도에 표시되어 있는 이트륨안정화 지르코니아기판(11)위에 산화비스무트를 함유하는 페이스트가 일본공업규격 표준스크레인 제250번의 메시스크리인을 사용하여 인쇄되어서, 페이스트막이 형성된다.
본 실시예에서는, 페이스트막은 약 10미크론의 두께로 퇴적된다. 적절한 건조공정을 거친 후에, 기판(11)은 소성공정을 위하여 약 900℃의 고온분위기중에 놓여진다.
그 결과, 산화비스무트의 기초막(12)이 기판(11)위에 형성되는데, 이 중간구조는 제2b도에 표시되어 있다. 계속되는 공정에서는, 페이스트패턴(13)이 형성되는데, 이 페이스트패턴은 페이스트막(14)을 보유하고 있다. 기초막(12)위에 일본공업규격 표준스크리인 제250번의 메시스크리인이 재치되고, 그 스크리인위에는 스크리인인쇄에 사용되는 페이스트가 준비되어 있다.
이 페이스트는, 스칸듐, 이트륨 및 란타노이드이 군으로부터 선택된 하나의 원소와 하나의 알칼리토류 금속과 구리를 함유하는 산화물로 형성된 제1분말과, 알칼리토류 금속의 탄산염으로 형성된 제2분말을 유기매개물 중에 혼합한 것이며, 유기매개물은 에틸셀룰로오스와 부틸카르비놀아세테이트를 함유하고 있다. 메시스크리인위의 페이스트는 고무로울러로 문질러서 제2c도에 표시되어 있는 바와같이 기초막(12)위에 페이스트패턴(13)이 형성된다. 본 실시예에서는, 페이스트패턴(13)은 약 10미크론의 두께이며, 기초막에 비교하면 점유면적은 적다.
페이스트패턴(13)이 형성된 후, 산화비스무트의 페이스트가 일본공업규격 표준스크리인 제250번의 메시스크리인을 사용하여 페이스트패턴(13)을 덮도록 인쇄된다. 이 산화비스무트의 페이스트는 약 10미크론의 두께로 퇴적되며, 페이스트패턴(13)을 완전하게 덮는데 충분한 면적을 보유하고 있다. 그 결과, 페이스트패턴(13)은 산화비스무트에 의하여 싸여져서, 주위환경으로부터 뿐만 아니라 기판(11)으로부터도 격리된다. 산화비스무트의 페이스트는 약 125℃의 공기중에서 약 10분간 건조된 후 고온분위기 중에서 소성된다. 이 고온분위기는 약 900℃의 노내에 형성되며, 이 소성공정은 약 2시간 실시된다.
그 결과, 페이스트패턴(13)과 산화비스무트의 페이스트는 동시에 소성되어서, 배선체(16)를 포함하는 초전도체패턴(15)이 그 초전도체패턴(15)을 덮는 보호막(17)과 함께 형성된다. 이 중간구조는 제2d도에 표시되어 있다. 이상 설명한 일련의 공정에서는, 스크리인 인쇄기술이 기초막(12), 초전도체패턴(15) 및 보호막(17)을 형성하기 위해서 적용되었다. 그러나, 다른 막형성기술, 예를들어, 스퍼터링이 그들 중에서 적어도 하나를 형성하기 위해서 이용될 수도 있다. 보호막(17)의 효용에 의해서, 도전체패턴(15)은 대기중의 수증기 및 이산화탄소로부터 격리되어 있고, 그 때문에, 초전도체 패턴의 악화가 발생되지 않아서, 초전도체패턴(15)을 장기간의 사용에 견딜 수 있도록 할 수 있다.
또한, 초전도체패턴(15)은 기초막(12)에 의하여 기판(11)으로부터도 격리되어 있다.
이러한 것에 의해서, 이산화규소와 같은 불순물이 초전도패턴(15)에 영향을 줄 수 있게 되었다. 따라서, 이트륨안정화 지르코니아기판(11)에 대신하여 알루미늄기판을 사용할 수 있게 되어, 생산원가를 저감시킬 수 있다.
전술한 설명에서는, 단일의 배선체만 도시되어 있었으나, 초전도체패턴을 제3도에 표시되어 있는 바와같이 각각 보호막(34), (35), (36)으로 덮힌 복수의 배선체(31), (32), (33)를 보유하도록 해도 좋다.
이 예에서는, 각 배선체는 기판(37)위에 구성되는 후막집적회로의 구성소자(도시하지 않음) 사이에 초전도 경로를 제공할 수 있다. 더우기, 다른 변형예에서는, 모든 배선체(31), (32), (33)는 단일한 보호막으로 덮을 수도 있다.
본 발명의 특별한 실시예를 도시하여 설명하였지만, 당업자에 있어서는 본 발명의 개념이나 범위로부터 벗어나지 않고 다양한 치환이나 변형이 용이하게 이루어질 수 있다.
예를 들어, 초전도체 세라믹을 스칸듐, 이트륨 및 란타노이드의 군으로부터 선택된 복수의 원소와, 복수의 알칼리토류금속과 구리를 함유하는 산화물로 생성할 수도 있고, 또 염기질 산화물은 산화비스무트로 한정되지 않는다.
[산업상의 이용가능성]
본 발명에 관한 초전도체 배선구조는, 전기 및 전자회로중의 전류검토에 사용되며, 특히, 후막집적회로중의 신호경로 및 전원공급회로에 적용될 수 있다.

Claims (28)

  1. 절연성기판(1), (11), (37)위에 형성되는 적어도 하나의 염기성 초전도체 세라믹의 배선체(7), (16), (31), (32), (33)를 포함하는 초전도체패턴과, 상기한 초전도체패턴을 덮는 염기성 산화물의 보호막(8), (17), (34), (35), (36)을 보유하여 전기한 절연성기판 위에 구성되는 초전도체 배선구조.
  2. 제1항에 있어서, 상기한 염기성 산화물은 산화비스무트인 것을 특징으로 하는 초전도체 배선구조.
  3. 제1항에 있어서, 상기한 초전도체 세라믹은, 스칸듐, 이트륨 및 란타노이드의 군으로부터 선택된 적어도 하나의 원소와, 적어도 하나의 알칼리토류 금속과, 구리를 함유하는 산화물로 구성되어 있는 것을 특징으로 하는 초전도체 배선구조.
  4. 제1항에 있어서, 상기한 염기성 산화물은 상기한 초전도체 세라믹과 열팽창계수가 동일한 것을 특징으로 하는 초전도체 배선구조.
  5. 제1항에 있어서, 상기한 초전도체 배선구조는 상기한 절연성기판(11)과 상기한 초전도체 세라믹의 배선체(16)를 보유하는 초전도체패턴과의 사이에 개재된 염기성 산화물로 이루어지는 기초막(12)을 보유하고 있는 것을 특징으로 하는 초전도체 배선구조.
  6. 제1항에 있어서, 상기한 초전도체 세라믹은, 스칸듐, 이트륨 및 란타노이드의 군으로부터 선택된 복수의 원소와, 복수의 알칼리토류금속과, 구리를 함유하는 산화물로 구성되어 있는 것을 특징으로 하는 초전체 배선구조.
  7. a) 절연층(1), (12)과, 염기성 산화물을 함유하는 제1페이스트(2)와, 스칸듐과 이트륨 및 란타노이드의 군으로부터 선택된 적어도 하나의 원소와 하나의 알칼리토류 금속과 구리를 함유하는 산화물로 이루어진 제1분말을 함유하는 제2페이스트(3)를 분비하는 공정과, b) 상기한 절연층(1), (12)위에 적어도 하나의 페이스트막(5), (14)을 보유하는 페이스트패턴(13)을 상기한 제2페이스트로 형성하는 공정과, (c) 상기한 페이스트패턴을 상기한 제1페이스트로 덮는 공정과, d) 상기한 절연층(1), (12)을 고온분위기중에 놓고, 상기한 페이스트패턴과 상기한 제1페이스트를 동시에 소성해서 초전도체 패턴(7), (16)과 보호막(8), (17)을 형성하는 공정으로 구성되어 있는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  8. 제7항에 있어서, 상기한 염기성 산화물은 산화비스무트인 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  9. 제7항에 있어서, 상기한 제2페이스트(3)는 알칼리토류 금속의 탄산염을 함유하고 있는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  10. 제9항에 있어서, 상기한 산화물에 함유되어 있는 알칼리토류 금속은 상기한 알칼리토류 금속의 탄산염을 형성하기 위해 사용되는 알칼리토류 금속과 동일한 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  11. 제9항에 있어서, 상기한 제2페이스트는 유기매매물을 함유하고 있고, 상기한 제1 및 제2분말은 상기한 유기매매물에 혼입되어 있는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  12. 제11항에 있어서, 상기한 유기매개물은 에틸셀룰로오스와 부틸카르비놀아세테이트를 함유하고 있는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  13. 제7항에 있어서, 상기한 페이스트패턴은 스크리인 인쇄기술로 형성하게 되는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  14. 제13항에 있어서, 상기한 스크리인 인쇄기술은 일본공업규격 표준스크리인 제250번의 메시스크리인(4)을 사용하여 실시되는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  15. 제13항에 있어서, 상기한 페이스트패턴은 상기한 스크리인 인쇄기술에 의해 약 10미크론의 두께로 퇴적되는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  16. 제13항에 있어서, 상기한 스크리인 인쇄기술에 의해 형성된 페이스트패턴은 125℃의 공기중에서 약 10분간 건조되는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  17. 제7항에 있어서, 상기한 페이스트패턴은 스크리인 인쇄기술로 상기한 제1페이스트에 의하여 덮혀지는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  18. 제17항에 있어서, 상기한 제1페이스트는 일본공업규격 표준스크리인 제250번의 메시스크리인을 사용하여 퇴적되고, 상기한 스크리인 인쇄기술은 상기한 제1페이스트의 막을 형성하기 위해 적용되는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  19. 제7항에 있어서, 상기한 제1페이스트는 약 10미크론의 두께로 퇴적되는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  20. 제17항에 있어서, 상기한 제1페이스트는 스크리인 인쇄후 약 125℃의 공기중에서 약 10분간 건조되는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  21. 제7항에 있어서, 상기한 고온분위기는 약 900℃의 공기중에 형성되는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  22. 제7항에 있어서, 상기한 d) 공정에서의 소성은 약 2시간동안 실시되는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  23. 제7항에 있어서, 상기한 절연층(1)은 기판으로서 기능하고 있는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  24. 제7항에 있어서, 기초막으로서 기능한 상기한 절연층(12)은 절연성기판(11)위에 인쇄되어 있는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  25. 제24항에 있어서, 상기한 절연성기판(11)위에 형성된 상기한 절연층(12)은 염기성 산화물로 형성되어 있는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  26. 제25항에 있어서, 상기한 염기성 산화물은 산화비스무트인 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  27. 제24항에 있어서, 상기한 절연층(12)은 상기한 절연성기판(11)위에 일본공업규격 표준스크리인 제250번의 메시스크리인을 사용하여 인쇄되는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
  28. 제24항에 있어서, 상기한 절연성기판(11)위에 형성된 상기한 절연층(12)은 약 10미크론의 두께를 보유하는 것을 특징으로 하는 초전도체 배선구조의 제조방법.
KR1019890700928A 1987-09-29 1988-09-28 초전도체 배선의 구조 및 그 제조방법 KR930001566B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP62-246956 1987-09-29
JP62246956A JPH0831670B2 (ja) 1987-09-29 1987-09-29 超伝導体の配線構造及びその形成方法
JP62-332979 1987-12-25
JP62332979A JP2629222B2 (ja) 1987-12-25 1987-12-25 超伝導体配線の構造
PCT/JP1988/000985 WO1989003126A1 (en) 1987-09-29 1988-09-28 Structure of superconductor wiring and process for its production

Publications (2)

Publication Number Publication Date
KR890702265A KR890702265A (ko) 1989-12-23
KR930001566B1 true KR930001566B1 (ko) 1993-03-04

Family

ID=26537993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890700928A KR930001566B1 (ko) 1987-09-29 1988-09-28 초전도체 배선의 구조 및 그 제조방법

Country Status (4)

Country Link
US (1) US5124311A (ko)
EP (1) EP0440791A1 (ko)
KR (1) KR930001566B1 (ko)
WO (1) WO1989003126A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274249A (en) * 1991-12-20 1993-12-28 University Of Maryland Superconducting field effect devices with thin channel layer
DE4307182C2 (de) * 1993-03-08 1997-02-20 Inst Physikalische Hochtech Ev Passivierungsschichten zum Schutz funktionstragender Schichten von Bauelementen und Verfahren zu ihrer Herstellung
JP3881732B2 (ja) * 1996-10-16 2007-02-14 財団法人国際超電導産業技術研究センター 酸化物超電導体複合体の製造方法
WO2000021126A1 (en) * 1998-10-05 2000-04-13 Kulicke & Soffa Investments, Inc. Semiconductor copper bond pad surface protection
JP4938019B2 (ja) * 2006-09-28 2012-05-23 パイオニア株式会社 酸化物材料、パターニング基板、パターン形成方法、インプリント用転写型の作製方法、記録媒体の作製方法、インプリント用転写型及び記録媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845194B2 (ja) * 1980-07-11 1983-10-07 日本電信電話株式会社 超伝導集積回路およびその製法
JPS5845194A (ja) * 1981-09-08 1983-03-16 Toshiba Corp ニオブ酸リチウム単結晶の単一分域化方法
JPS63265473A (ja) * 1987-04-23 1988-11-01 Agency Of Ind Science & Technol 超伝導電子回路の作成法
CA1329952C (en) * 1987-04-27 1994-05-31 Yoshihiko Imanaka Multi-layer superconducting circuit substrate and process for manufacturing same
JPS648682A (en) * 1987-06-30 1989-01-12 Sharp Kk Manufacture of ceramic superconductor device
EP0301689B1 (en) * 1987-07-27 1993-09-29 Ovonic Synthetic Materials Company, Inc. Method of stabilizing high tc superconducting material and the material so stabilized

Also Published As

Publication number Publication date
WO1989003126A1 (en) 1989-04-06
US5124311A (en) 1992-06-23
EP0440791A4 (en) 1989-11-14
EP0440791A1 (en) 1991-08-14
KR890702265A (ko) 1989-12-23

Similar Documents

Publication Publication Date Title
US5071826A (en) Organometallic silver additives for ceramic superconductors
US4956335A (en) Conductive articles and processes for their preparation
CA1305259C (en) Crystalline rare earth alkaline earth copper oxide thick film conductor
KR930001566B1 (ko) 초전도체 배선의 구조 및 그 제조방법
US4950643A (en) Metalorganic deposition process for preparing heavy pnictide superconducting oxide films
KR930004727B1 (ko) 초전도체 배선의 구조
US5041420A (en) Method for making superconductor films from organometallic precursors
US5096768A (en) Substrate used for fabrication of thick film circuit
EP0299796A2 (en) Silver additives for ceramic superconductors
EP0380328B1 (en) Process for forming superconducting film
EP0349444A2 (en) High Tc superconducting Y-Ba-Cu-O thin films
JP3228733B2 (ja) 超伝導膜の形成方法
US5552370A (en) Silver additives for ceramic superconductors
JP2629222B2 (ja) 超伝導体配線の構造
JP2759266B2 (ja) 酸化物系超電導体被覆部材
JPH0240992A (ja) 超伝導体配線の構造
JP3272349B2 (ja) 超伝導配線の製造方法
JPH0744323B2 (ja) 超電導セラミツク基板
JPS63306690A (ja) 酸化物セラミックス系超電導体を用いたハイブリッドｉｃ配線回路
JPH01145879A (ja) 超伝導体配線の構造及びその形成方法
JPH02293321A (ja) 超伝導体膜の製造方法
JPH01246371A (ja) 酸化物超伝導膜の作製方法
Somora et al. YBaCuO Thick Films Prepared by Screen Printing Method on YSZ and MgO Substrates
JPH01175796A (ja) 多層回路基板
JPH0195587A (ja) 超伝導体配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee