KR930001493A - 바이폴라 트랜지스터용 다층 콜렉터 구조물 및 그 제조방법 - Google Patents
바이폴라 트랜지스터용 다층 콜렉터 구조물 및 그 제조방법 Download PDFInfo
- Publication number
- KR930001493A KR930001493A KR1019920011344A KR920011344A KR930001493A KR 930001493 A KR930001493 A KR 930001493A KR 1019920011344 A KR1019920011344 A KR 1019920011344A KR 920011344 A KR920011344 A KR 920011344A KR 930001493 A KR930001493 A KR 930001493A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- collector
- bipolar transistor
- doped
- atoms
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims 4
- 238000000034 method Methods 0.000 claims 13
- 239000002019 doping agent Substances 0.000 claims 8
- 238000000151 deposition Methods 0.000 claims 7
- 239000000758 substrate Substances 0.000 claims 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 4
- 239000000969 carrier Substances 0.000 claims 4
- 239000000463 material Substances 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 239000011324 bead Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 양호한 제1실시예의 개략도.
제2도는 표1의 콜렉터 구조물과 협동하는 장치에 대한 BVceo 및 Jmax를 컴퓨터로 시뮬레이트한 값의 데이타 표시도.
Claims (28)
- 바이폴라 트랜지스터에서 사용하기 위한 다층 콜렉터 구조물에 있어서, 얇고 농후하게 도핑된 층 및 두껍고 엷게 도핑되거나 비계획적으로 도핑된 층을 포함하는 것을 특징으로 하는 다층 콜렉터 구조물.
- 제1항에 있어서, 상기 농후하게 도핑된 층이 0과 BVceo사이의 대부분의 베이스-콜렉터 바이어스 전압에서 완전하게 궁핍되는 것을 특징으로 하는 다층 콜렉터 구조물.
- 제1항에 있어서, 상기 농후하게 도핑된 층이 상기 층을 횡단하는 다수 캐리어에 의해 얻어진 에너지가 상기층에서 충돌 이온화에 필요한 에너지 보다 더 크게 되는 것을 방지할 정도로 충분히 얇은 것을 특징으로 하는 콜렉터 구조물.
- 제1항에 있어서, 상기 엷게 도핑되거나 비계획적으로 도핑된 층이 1×1016atoms/㎤이하의 도펀트 농도를 갖는 것을 특징으로 하는 다층 콜렉터 구조물.
- 제1항에 있어서, 상기 농후하게 도핑된 층이 1×1017atoms/㎤이상의 도펀트 농도를 갖는 것을 특징으로 하는 다층 콜렉터 구조물.
- 제1항에 있어서, 상기 층들이 GaAs로 형성되는 것을 특징으로 하는 다층 콜렉터 구조물.
- 제1항에 있어서, 상기 바이폴라 트랜지스터가 헤테로 접합 바이폴라 트랜지스터(HBT)인 것을 특징으로 하는 다층 콜렉터 구조물.
- 기판, 상기 기판 상에 배치된 서브콜렉터층, 상기 서브콜렉터층 상에 배치되고, 두껍고 엷게 도핑되거나 비계획적으로 도핑된 제1콜렉터층, 상기 제1콜렉터층 상에 배치되고, 얇고 농후하게 도핑된 제2콜렉터층, 상기 제2콜렉터층 상에 배치된 베이스층 및 상기 베이스층 상에 배치된 에미터층을 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제8항에 있어서, 상기 제2콜렉터층이 상기 제2콜렉터층을 횡단하는 다수 캐리어에 의해 얻어진 에너지가 상기 층에서 충돌 이온화에 필요한 에너지 보다 크게 되는 것을 방지할 정도로 충분히 얇은 것을 특징으로 하는 바이폴라 트랜지스터.
- 제8항에 있어서, 상기 제2콜렉터층이 0과 BVceo사이의 대부분의 베이스-콜렉터 바이어스 전압애서 완전하게 공급되는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제8항에 있어서, 상기 제1콜렉터층이 1×1016atoms/㎤이하의 도펀트 농도를 갖는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제8항에 있어서, 상기 제2콜렉터층이 1×1017atoms/㎤이상의 도펀트 농도를 갖는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제8항에 있어서, 상기 기판 및 상기 층들이 GaAs로 형성되는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제8항에 있어서, 상기 에미터층이 상기 베이스층 보다 넓은 에너지 대역갭을 갖고 있는 반도체 물질로 형성되는 것을 특징으로 하는 바이폴라 트랜지스터.
- 바이폴라 트랜지스터에서 사용하기 위한 다층 콜렉터 구조물의 제조방법에 있어서, 두껍고 엷게 도핑되거나 비계획적으로 도핑된 층을 형성하는 단계 및 상기 엷게 도핑되거나 비계획적으로 도핑된 층 상에 얇고 농후하게 도핑된 층을 에피택셜하게 피착시키는 단계로 이루어지고, 상기 두꺼운 층이 상기 얇은 층보다 10배 이상 두꺼운 것을 특징으로 하는 다층 콜렉터 구조물의 제조방법.
- 제15항에 있어서, 상기 층을 횡단하는 다수 캐리어에 의해 얻어진 에너지가 상기 층에서 충돌 이온화에 필요한 에너지 보다 크게 되는 것을 방지할 정도로 충분히 앎게 상기 농후하게 도핑된 층을 피착시키는 단계를 더 포함하는 것을 특징으로 하는 다층 콜렉터 구조물의 제조방법.
- 제15항에 있어서, 0과 BVceo사이의 대부분의 베이스-콜렉터 바이어스 전압에서 완전하게 공핍되도록 상기 농후하게 도핑된 층을 도핑하는 단계를 더 포함하는 것을 특징으로 하는 다층 콜렉터 구조물의 제조방법.
- 제15항에 있어서, 상기 엷게 도핑되거나 비계획적으로 도핑된 층이 1×1016atoms/㎤이하의 도펀트 농도를 갖도록 하는 단계를 더 포함하는 것을 특징으로 하는 다층 콜렉터 구조물의 제조방법.
- 제15항에 있어서, 1×1017atoms/㎤이상의 도펀트 농도를 갖도록 상기 농후하게 도핑된 층을 도핑하는 단계를 더 포함하는 것을 것을 특징으로 하는 다층 콜렉터 구조물의 제조방법.
- 제15항에 있어서, GaAs로 상기 층들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다층 콜렉터 구조물의 제조방법.
- 제15항에 있서, 헤테로 접합 바이폴라 트랜지스터(HBT)가 되도록 바이폴라 트랜지스티를 형성하는 단게를 더 포함하는 것을 특징으로 하는 다층 콜렉터 구조물의 제조방법.
- 기판을 형성하는 단계, 상기 기판상에 서브콜랙터층을 에피택셜하게 피착시키는 단계, 상기 서브콜렉터층상에 두껍고 엷게 도핑되거나 비계획적으로 도핑된 제1콜렉터층을 에피텍셜하게 피착시키는 단계, 상기 제1콜렉터층 상에 얇고 농후하게 도핑된 제2콜렉터층을 에피택셜하게 피착시키는 단계, 상기 제2콜렉터층 상에 비이스층을 에피택셜하게 피착시키는 단계 및 상기 베이스층 상에 에미터층을 에피택셜하게 피착시키는 단계로 이루어지고, 상기 제1콜렉터층이 상기 제2콜렉터층보다 최소한 10배이상 두꺼운 것을 특징으로 바이폴라 트랜지스터의 제조방법.
- 제22항에 있어서, 상기 제2콜렉터층을 횡단하는 다수 캐리어에 의해 얻어진 에너지가 상기 층에서 충돌 이온화에 필요한 에너지 보다 크게 되는 것을 방지할 정도로 충분히 얇게 상기 제2콜렉터층을 피착하는 단계를 더 포함하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
- 제22항에 있어서, BVceo사이의 대부분의 베이스-콜렉터 바이어스전압에서 완전하게 궁핍되도록 상기 제2콜렉터층을 도핑하는 단계를 더 포함하는 것을 특징으로 하는 바이폴라 트랜지스티의 제조방법.
- 제22항에 있어서, 상기 제1콜렉터층이 1×1016atoms/㎤이하의 도펀트 농도를 갖도록 하는 단계를 더 포함하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
- 제22항에 있어서, 1×1017atoms/㎤이상의 도펀트 농도를 갖도록 상기 제2콜렉터층을 도핑하는 단계를 더 포함하는 것을 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
- 제22항에 있어서, GaAs로 상기 층들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
- 제22항에 있어서, 상기 베이스층 보다 넓은 에너지 대역갭을 갖고 있는 반도체 물질로 상기 에미터층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US722,984 | 1991-06-28 | ||
US07/722,984 US5171697A (en) | 1991-06-28 | 1991-06-28 | Method of forming multiple layer collector structure for bipolar transistors |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930001493A true KR930001493A (ko) | 1993-01-16 |
KR100277555B1 KR100277555B1 (ko) | 2001-02-01 |
Family
ID=24904307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920011344A KR100277555B1 (ko) | 1991-06-28 | 1992-06-27 | 바이폴라 트랜지스터용 다층 콜렉터 구조물 및 그 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5171697A (ko) |
JP (1) | JPH05190562A (ko) |
KR (1) | KR100277555B1 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69128123T2 (de) * | 1990-08-31 | 1998-03-05 | Texas Instruments Inc | Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang |
US5298439A (en) * | 1992-07-13 | 1994-03-29 | Texas Instruments Incorporated | 1/f noise reduction in heterojunction bipolar transistors |
US5298438A (en) * | 1992-08-31 | 1994-03-29 | Texas Instruments Incorporated | Method of reducing extrinsic base-collector capacitance in bipolar transistors |
US5434091A (en) * | 1992-10-30 | 1995-07-18 | Texas Instruments Incorporated | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain |
US5700701A (en) * | 1992-10-30 | 1997-12-23 | Texas Instruments Incorporated | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors |
US5571732A (en) * | 1993-08-19 | 1996-11-05 | Texas Instruments Incorporated | Method for fabricating a bipolar transistor |
US5485025A (en) * | 1994-12-02 | 1996-01-16 | Texas Instruments Incorporated | Depleted extrinsic emitter of collector-up heterojunction bipolar transistor |
US5631477A (en) * | 1995-06-02 | 1997-05-20 | Trw Inc. | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor |
JP3573737B2 (ja) * | 2002-01-18 | 2004-10-06 | Nec化合物デバイス株式会社 | ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路 |
KR100922423B1 (ko) * | 2002-09-06 | 2009-10-16 | 페어차일드코리아반도체 주식회사 | 바이폴라 트랜지스터 및 그 제조방법 |
JP2004200255A (ja) * | 2002-12-17 | 2004-07-15 | Sumitomo Chem Co Ltd | バイポーラトランジスタ構造を有する半導体材料及びこれを用いた半導体素子 |
JP2006303222A (ja) * | 2005-04-21 | 2006-11-02 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタおよびそれを備える増幅器 |
US11404540B2 (en) | 2019-10-01 | 2022-08-02 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor |
US11355585B2 (en) | 2019-10-01 | 2022-06-07 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor |
US11563084B2 (en) | 2019-10-01 | 2023-01-24 | Analog Devices International Unlimited Company | Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0797589B2 (ja) * | 1986-06-26 | 1995-10-18 | ソニー株式会社 | ヘテロ接合型バイポ−ラトランジスタの製造方法 |
CA1299771C (en) * | 1987-02-06 | 1992-04-28 | Tadao Ishibashi | Heterojunction bipolar transistor with collector buffer layer |
JPH0191338A (ja) * | 1987-10-01 | 1989-04-11 | Nikon Corp | 光ディスク |
US4839303A (en) * | 1987-10-13 | 1989-06-13 | Northrop Corporation | Planar bipolar transistors including heterojunction transistors and method |
US4825269A (en) * | 1988-03-04 | 1989-04-25 | Stanford University | Double heterojunction inversion base transistor |
US5012318A (en) * | 1988-09-05 | 1991-04-30 | Nec Corporation | Hybrid semiconductor device implemented by combination of heterojunction bipolar transistor and field effect transistor |
JPH0291135A (ja) * | 1988-09-09 | 1990-03-30 | Nippon Zeon Co Ltd | ニトリル基含有高飽和重合体ゴムラテックス及び該重合体ゴムとポリエステル繊維との接着剤 |
JP2793837B2 (ja) * | 1989-05-10 | 1998-09-03 | 株式会社日立製作所 | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ |
-
1991
- 1991-06-28 US US07/722,984 patent/US5171697A/en not_active Expired - Lifetime
-
1992
- 1992-06-26 JP JP4169644A patent/JPH05190562A/ja active Pending
- 1992-06-27 KR KR1019920011344A patent/KR100277555B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5171697A (en) | 1992-12-15 |
JPH05190562A (ja) | 1993-07-30 |
KR100277555B1 (ko) | 2001-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930001493A (ko) | 바이폴라 트랜지스터용 다층 콜렉터 구조물 및 그 제조방법 | |
KR100289473B1 (ko) | 다층 베이스 헤테로접합 장치 및 그 제조방법 | |
Patton et al. | Graded-SiGe-base, poly-emitter heterojunction bipolar transistors | |
KR930001472A (ko) | 바이폴라 트랜지스터용 다층 광 대역갭 콜렉터 구조물 및 그 제조 방법 | |
JPH02504205A (ja) | ヘテロ接合バイポーラnpnトランジスタ | |
US5641975A (en) | Aluminum gallium nitride based heterojunction bipolar transistor | |
US5387807A (en) | P-N junction diffusion barrier employing mixed dopants | |
US5923058A (en) | Aluminum gallium nitride heterojunction bipolar transistor | |
US5571732A (en) | Method for fabricating a bipolar transistor | |
Hafizi et al. | The effects of base dopant diffusion on DC and RF characteristics of InGaAs/InAlAs heterojunction bipolar transistors | |
EP0036501B1 (en) | Semiconductor inversion layer transistor | |
JPS60160166A (ja) | ヘテロ接合コレクタを有するバイポ−ラトランジスタ | |
KR920005385A (ko) | 반도체장치 | |
US7573080B1 (en) | Transient suppression semiconductor device | |
JPH01231371A (ja) | バイポーラトランジスタ | |
KR100307757B1 (ko) | 발리스틱 콜렉터 이중 이종접합 쌍극성 트랜지스터 | |
JP2621854B2 (ja) | 高移動度トランジスタ | |
JPH01214164A (ja) | 共鳴トンネリングトランジスタ | |
JPH03125476A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
KR940010914B1 (ko) | 저매늄을 컬렉터로 사용하는 규소 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
JP2774005B2 (ja) | 半導体装置 | |
JPS6459957A (en) | Heterojunction bipolar transistor | |
Nur et al. | Switching characteristics of pSi/nSi1− xGex/CoSi2 Schottky collector HBT | |
JPH0435037A (ja) | ヘテロ接合バイポーラトランジスタ | |
KR970030870A (ko) | 부저항 출력특성을 개선한 이종접합 바이폴러 트랜지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100930 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |