KR930001368A - 웨이퍼 검사공정 단순화방법 - Google Patents

웨이퍼 검사공정 단순화방법 Download PDF

Info

Publication number
KR930001368A
KR930001368A KR1019910010102A KR910010102A KR930001368A KR 930001368 A KR930001368 A KR 930001368A KR 1019910010102 A KR1019910010102 A KR 1019910010102A KR 910010102 A KR910010102 A KR 910010102A KR 930001368 A KR930001368 A KR 930001368A
Authority
KR
South Korea
Prior art keywords
inspection
semiconductor memory
manufacturing
laser
memory device
Prior art date
Application number
KR1019910010102A
Other languages
English (en)
Other versions
KR940004250B1 (ko
Inventor
문홍배
구본열
송기승
서태욱
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910010102A priority Critical patent/KR940004250B1/ko
Priority to TW081109970A priority patent/TW217457B/zh
Publication of KR930001368A publication Critical patent/KR930001368A/ko
Priority to KR1019940005015A priority patent/KR940004251B1/ko
Application granted granted Critical
Publication of KR940004250B1 publication Critical patent/KR940004250B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

내용 없음

Description

웨이퍼 검사공정 단순화방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 EDS 검사공정 흐름도.
제4도는 본 발명의 EDS 검사공정별 마무리 제조공정 프로파일.
제6A 및 6B도는 본 발명의 패드부위에서의 평면도 및 공정단면도.

Claims (13)

  1. 반도체 메모리장치의 제조방법에 있어서, 최종 도전층 사진식각 공정후, 상기 도전층위에 제1차 보호막을 침적시키는 공정, 이어서 상기 제1차 보호막위에 제2차 보호막을 침적시키는 공정, 프리-레이저 검사 및 어셈블리공정을 위해 패드부위 및 보수퓨즈부위를 사진식각시키는 공정 및 최종으로 이면 연마하는 공정을 구비하는 것을 특징으로 하는 반도체 메모리장치의 마무리 공정 제조방법.
  2. 제1항에 있어서, 상기 제1 및 제2보호막을 사진식각시키기 위해 레티클 마스크상에 두개의 보호막을 동시에 식각할 수 있는 패드부위를 형성하여서 사진식각시 패드부위의 상기 두개의 보호막크기를 동일하게 형성시키는 것을 특징으로 하는 반도체 메모리장치의 마무리공정 제조방법.
  3. 제2항에 있어서, 상기 제2 및 제1보호막을 순차로 동시에 식각하는 것을 특징으로 하는 반도체 메모리장치의 마무리공정 제조방법.
  4. 제1항에 있어서, 상기 패드부위 및 보수퓨즈부위를 사진식각공정시 동시에 오픈시키는 것을 특징으로 하는 반도체 메모리장치의 마무리공정 제조방법.
  5. 제1항에 있어서, 상기 보수퓨즈부위의 막두께는 레이저 보수시 절선불량률을 감소시키기 위해서 보호막밑의 BPSG막 상단부분까지 과도식각하여 토폴로지를 8000Å 이하로 형성시키는 것을 특징으로 하는 반도체 메모리장치의 마무리공정 제조방법.
  6. 제1항에 있어서, 상기 제1 및 제2보호막 두께를 각각 6000Å 미만으로 형성시키는 것을 특징으로 하는 반도체 매모리장치의 마무리 공정 제조방법.
  7. 제1항에 있어서, 웨이퍼의 얼라인 타겟(Align Target)위에 존재하는 상기 제1 및 제2보호막은 다른 레티클마스크를 이용하여 사진식각공정을 실시하여 얼라인 타겟을 오픈시키는 것을 특징으로 하는 반도체 메모리장치의 마무리공정 제조방법.
  8. 웨이퍼 내의 양·불량품 최종 검사방법에 있어서, 반도체 메모리장치 마무리 제조공청후 프리-레이저 전기적 특성검사를 하는 공정, 레이저빔을 이용해 불량 다이를 보수하는 공정, 상기 레이저 보수후 샘플검사를 하여 양품이 95% 이상인지의 여부를 판별하는 공정, 상기 샘플검사 공정에서 양품이 95% 미만인 경우 BIN2 검사를 하는 공정과 상기 BIN2 검사공정후에 오프라인 잉킹하는 공정, 또는 상기 샘플검사 공정에서 양품이 95% 이상인 경우 BIN2 검사공정을 거치지 않고 곧바로 오프라인 잉킹공정으로 연결되어 불량다이를 선별하는 공정을 구비함을 특징으로 하는 웨이퍼 검사공정 단순화 방법.
  9. 제8항에 있어서, 누적수율 향상을 위하여 프리-레이저 검사의 최적화 조건을 설정하여 상기 프리-레이저 검사공정을 수행하는 것을 특징으로 하는 웨이퍼검사공정 단순화 방법.
  10. 제8항에 있어서, 상기 BIN2 검사공정은 이진전환 프로그램을 이용하여 보수가능한 다이만을 선별하는 것을 특징으로 하는 웨이퍼검사공정 단순화방법.
  11. 제10항에 있어서, 상기 이진전환 프로그램에 의한 데이타는 검사기와 레지스터가 상호 교통하면서 BIN2다이만을 검사하는 것을 특징으로 하는 웨이퍼검사공정 단순화 방법.
  12. 제8항에 있어서, 상기 오프라인 잉킹프로그램은 검사공정만을 먼저 수행하고, 검사 완료된 웨이퍼의 데이타 결과를 가지고 불량다이에 대해 잉킹하는 것을 특징으로 하는 웨이퍼검사공정 단순화 방법.
  13. 제12항에 있어서, 상기 오프라인 잉킹돗트크기의 제어가 가능한 것을 특징으로 하는 웨이퍼검사공정 단순화 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910010102A 1991-06-18 1991-06-18 반도체장치의 웨이퍼 검사방법 KR940004250B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910010102A KR940004250B1 (ko) 1991-06-18 1991-06-18 반도체장치의 웨이퍼 검사방법
TW081109970A TW217457B (en) 1991-06-18 1992-12-12 Wafer testing process of a semiconductor device having a redundancy circuit
KR1019940005015A KR940004251B1 (ko) 1991-06-18 1994-03-14 반도체장치의 마무리 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910010102A KR940004250B1 (ko) 1991-06-18 1991-06-18 반도체장치의 웨이퍼 검사방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019940005015A Division KR940004251B1 (ko) 1991-06-18 1994-03-14 반도체장치의 마무리 제조방법

Publications (2)

Publication Number Publication Date
KR930001368A true KR930001368A (ko) 1993-01-16
KR940004250B1 KR940004250B1 (ko) 1994-05-19

Family

ID=19315959

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019910010102A KR940004250B1 (ko) 1991-06-18 1991-06-18 반도체장치의 웨이퍼 검사방법
KR1019940005015A KR940004251B1 (ko) 1991-06-18 1994-03-14 반도체장치의 마무리 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019940005015A KR940004251B1 (ko) 1991-06-18 1994-03-14 반도체장치의 마무리 제조방법

Country Status (2)

Country Link
KR (2) KR940004250B1 (ko)
TW (1) TW217457B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393867B1 (ko) * 1999-11-25 2003-08-06 엔이씨 일렉트로닉스 코포레이션 검사 및 수리 시스템, 제품 제조 시스템, 부재 검사 장치,데이터 처리 장치, 부재 수리 장치 및 정보 저장 매체

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393867B1 (ko) * 1999-11-25 2003-08-06 엔이씨 일렉트로닉스 코포레이션 검사 및 수리 시스템, 제품 제조 시스템, 부재 검사 장치,데이터 처리 장치, 부재 수리 장치 및 정보 저장 매체

Also Published As

Publication number Publication date
KR940004251B1 (ko) 1994-05-19
TW217457B (en) 1993-12-11
KR940004250B1 (ko) 1994-05-19

Similar Documents

Publication Publication Date Title
US5326709A (en) Wafer testing process of a semiconductor device comprising a redundancy circuit
JP4560487B2 (ja) 直接書き入れ方式のウェーハ修復方法
KR970007381A (ko) 메모리 소자 집적 다이의 층결함의 3차원 검사 방법
US5953577A (en) Customization of integrated circuits
KR930001368A (ko) 웨이퍼 검사공정 단순화방법
US5933229A (en) Template mask for assisting in optical inspection of oxidation induced stacking fault (OISF)
DE3937504C2 (de) Verfahren zur Herstellung einer reparierbaren Halbleitereinrichtung und reparierbare Halbleitereinrichtung mit einem Redundanzschaltkreis
EP0602271B1 (en) Testing and repairing process for memory chips on a wafer, each chip having a redundancy circuit
JPH06244176A (ja) 集積回路装置及びその製造方法
CN112925172B (zh) 一种光刻胶层的形貌检测方法及系统
JPS594019A (ja) パタ−ン比較検査方法
GB2299450A (en) Analyzing defects in a semiconductor device
JP2000031228A (ja) 半導体装置の製造方法及び検査方法
JPH08274178A (ja) 半導体装置の製造方法
KR100333368B1 (ko) 반도체소자의결함체크를위한테스트패턴
JP2005069918A (ja) 画像処理装置および画像処理方法
JPH05346589A (ja) 薄膜トランジスタアレイ配線の製造方法
JPS61209452A (ja) フオトマスク
KR100224708B1 (ko) 조립된 칩의 웨이퍼 상의 위치 확인방법
TW408360B (en) The manufacture method of the testing fixture bump plate and application thereof
JPS58103151A (ja) 半導体基板の検査方法
KR20050064773A (ko) 반도체소자의 테스트 패턴 형성방법
KR20100086846A (ko) 반도체 소자의 테스트 패턴 및 이를 이용한 퓨즈 두께 측정방법
JPH01117335A (ja) プローブ装置
JPH06104322A (ja) 半導体ウエハ及び半導体ウエハの試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 18

EXPY Expiration of term