KR930001200B1 - 데이타통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신방식 - Google Patents

데이타통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신방식 Download PDF

Info

Publication number
KR930001200B1
KR930001200B1 KR1019900015040A KR900015040A KR930001200B1 KR 930001200 B1 KR930001200 B1 KR 930001200B1 KR 1019900015040 A KR1019900015040 A KR 1019900015040A KR 900015040 A KR900015040 A KR 900015040A KR 930001200 B1 KR930001200 B1 KR 930001200B1
Authority
KR
South Korea
Prior art keywords
frame
buffer
transmission
data
message
Prior art date
Application number
KR1019900015040A
Other languages
English (en)
Other versions
KR920007394A (ko
Inventor
박재운
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019900015040A priority Critical patent/KR930001200B1/ko
Publication of KR920007394A publication Critical patent/KR920007394A/ko
Application granted granted Critical
Publication of KR930001200B1 publication Critical patent/KR930001200B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/901Buffering arrangements using storage descriptor, e.g. read or write pointers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

데이타통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신방식
제1도는 데이타 통신 시스템의 블럭도.
제2도는 본 발명에 적용된 버퍼의 종류 및 구조도.
제3도는 본 발명에 적용된 프레임 구조도.
제4-6도는 본 발명에 따른 수신 제어 흐름도.
제7도는 본 발명에 따른 메세지 제어 흐름도.
제8도는 본 발명에 따른 송신 제어 흐름도.
제9-10도는 본 발명에 따른 타임 제어 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10 : 중앙처리장치 12 : 타임 발생부
14 : 롬 16 : 램
18 : 입출력부 20 : 통신 선로
본 발명은 데이타 통신 시스템의 통신 방식에 관한 것으로 특히 OSI(Open System Interconnectipn)참조 모델의 데이타 링크 층인 제2계층을 비동기 방식에 의한 전이중 프로토쿨(Full Duplex Protocol)로 통신할 수 있는 비동기 방식에 의한 전이중 프로토콜 통신 방식에 관한 것이다.
현재까지의 전이중 프로토콜 통신 방식은 복잡한 알고리즘으로 구현되어 있으며 또한 데이타 통신 시스템쌍방 간에는 동기 방식을 통신을 행하고 있다. 일반적으로 비동기 방식의 통신 프로토콜은 모두 반이중(HALF DUPLEX)에 의한 통신이다. 즉, 하나의 포멧트(format)화된 메세지를 상대방으로 전송한후에 이에 대한 응답이 올때까지는 다음 메세지를 전송하지 않고 기대한다. 이후 쌍방간에 약속된 메세지 포멧트로 정상임을 알리는 응답이오면 다음번의 메세지를 전송하는 것이다.
제1도에서 중앙처리장치(10)가 쌍방간에 약속된 하나의 메세지를 통신 선로(20)를 통해 상대 시스템으로 전송하면, 상기 상대시스템은 이를 분석하여 정상인 경우 다시 이에 대한 응답으로 상기 통신선로(20)를 통해 응답 메세지를 전송한다. 그러므로 상기 중앙처리장치(10)는 상기 응답 메세지를 분석하여 상기 상대시스템이 정상적으로 수신하였음을 인지하고 다음 메세지를 상대시스템으로 전송하게 된다.
즉 상기 송신측의 중앙처리장치(10)는 상기 상대시스템으로 부터 응답 메세지가 올대까지 다음에 전송할 메세지를 상대시스템으로 전송하지 않고 대기하는 것이다.
따라서 비동기 방식으로 수행할 수 있는 종래의 통신방식은 반이중 통신으로써 송신측에서 소정의 메세지를 상대 시스템으로 전송한 후 응답 메세지가 들어올때까지 다음 메세지를 전송하지 않고 대기하여야 하므로 통신 속도가 늦어지는 결점이 있었다. 또한 일정 시간에 비해 통신할 수 있는 통신데이타의 량도 적으므로 원활한 통신을 수행할 수 없는 문제점이 있었다.
그리고 동기 방식으로 전이중 통신 프로토콜을 수행하기 위해서는 전문적인 지식이 필요하였고 표준화된 프로토콜 소프트 웨어를 구입하려면 코스트의 부담이 증가되는 단점이 있었다.
따라서 본 발명의 목적은 OSI 참조 모델의 데이타 링크층인 제2계층을 비동기 방식에 의한 전이중 프로토콜로 통신할 수 있는 비동기 방식에 의한 전이중 프로토콜 통신 방식을 제공함에 있다.
본 발명의 다른 목적은 데이타 통신 시스템에 있어서 통신 속도를 증가시키고 간단한 알고리즘으로 전이중 프로토콜에 의해 통신할 수 있는 비동기 방식에 의한 전이중 프로토콜 통신 방식을 제공함에 있다.
이하 본 발명을 첨부한 도면을 참조하면 상세히 설명을 한다.
제1도는 데이타 통신 시스템의 하드웨어 블럭도로서, 내부의 설정된 프로그램에 의해 시스템의 제반 동작을 제어 운영하여 통신 시스템간의 데이타 통신을 행하기 위한 중아처리장치(10)와, 상기 중앙처리장치(10)의 제어에 의해 운영 프로그램을 기억하여 리드하는 롬(14) 및 각종 통신 데이타를 리드/라이트하기 위한 램(16)과, 상기 중앙처리장치(10)의 데이타 통신에 필요한 타임을 발생시켜주기 위한 타임 발생부(12)와, 상기 중앙처리장치(10)의 제어에 의해 통신데이타의 입출력을 수행하기 위한 입출력부(18)와, 상기 입출력부(18)를 통해 통신 데이타를 네트워크 접속하기 위한 통신 선로(20)로 구성되어 있다.
제2도는 본 발명에 적용된 버퍼의 종류 및 구조도로서(2a)는 램(16)의 소정 영역에 위치한 송신 메세지버퍼 및 수신 메세지 버퍼를 나타낸 것으로, 1메세지의 크기는 최대 256바이트이며 1메세지는 ETX'(End of Text) 또는'EOT(End of Trans-mission)코드로, 끝이 나고, 메세지의 수는 n은 버퍼의 크기에 의존한다.
(2b)는 상기 램(16)의 소정 영역에 위치한 프레임 버퍼를 나타낸 것으로, 1프레임의 크기는 최대 256바이트이며 1프레임은 'EXT' 또는 'EOT'로 끝이 나고, 프레임의 구조는 플래그 및 프레임 데이타로 구성되어 있으며 프레임의 수는 n은 최대 10개이다. 또한 상기 프레임의 첫번째 영역에는 프레임 번호가 위치한다.
(2c)는 상기 랩(16)의 소정 영역에 위치한 송신버퍼, 수신버퍼, 임시버퍼를 나탄내 것이고, (2d)는 송신프레임 포인타를 나타낸 것으로 2바이트로 구성되어 있다.
제3도는 본 발명에 적용되는 프레임의 구조를 나타낸 것으로 (3a)는 'ACK' (Acknowledge) 응답프레임의 구조를 나타낸 것이고, (3b)는 'NAK'(Negative Acknowledge) 응답 프레임의 구조를 나타낸 것이고, (3c)는 실제로 데이타가 실려서 통신하는 프레임인 'STX(Start of Text)프레임의 구조를 나타낸 것이다.
제4도는 본 발명에 따른 수신제어 흐름데이타로서, (4a)는 수신버퍼로 부터 한 바이트를 리드하는 단계이고, (4b)는 상기 (4a) 단계에서 리드한 바이트가 'EXT' or 'EOT'인가를 판단하는 단계이고, (4c)는 상기 (4b)의 단계로 부터 'ETX' or 'EOT'이면 수신 종료 처리를 수행하는 것이고, (4d)는 상기 (4b)의 단계로 부터 'ETX' or 'EOT'이면 상기 리드한 바이트를 임시버퍼에 기억시키는 단계이다.
제5도는 본 발명에 따른 수신 제어 흐름도의 상기 제 4 도의 수신 종료 처리를 수행하기 위한 서브 제어 흐름도로서, (5a)는 상기(4a) 단계로 부터 리드한 한 바이트를 임시버퍼에 기억시키는 단계이고, (5b)는 상기 (5b)의 단계를 수행후 상기 수신버퍼로 부터 다음번째의 한 바이트를 리드하는 단계이고, (5c)는 상기 (5a)의 단계에서 임시버퍼에 기억된 첫 바이트의 내용이 'NAK'인가를 판별하는 단계이고, (5d)는 상기 (5c)의 단계로 부터 'NAK'이면 'NAK'을 처리하는 단계이고, (5e)는 상기 (5c)의 단계로 부터 'NAK'가 아니면 'ACK'인가를 판단하는 단계이고, (5f)는 상기 (5e)단계로 부터 'ACK'이면 'ACK'를 처리하는 단계이고 (5g)는 상기 (5e)의 단계로 부터 'ACK'가 아니면 'STX'인가를 판단하는 단계이고, (5h)는 상기 (5g)의 단계로 부터 'STX'이면 'STX'를 처리하는 단계이고, (5i)는 상기 (5a)단계로 리턴하는 단계이다.
제6도는 본 발명에 따른 수신 제어흐름도의 상기 제5도의 'NAK', 'ACK', 'STX'처리를 각각 수행하기 위한 서브 제어 흐름도로서, (6a)는 상기 'NAK'처리 과정을 나타낸 것이고, (6b)는 상기 'ACK'처리 과정을 나타낸 것이고, (6c)는 상기 'STX'처리 과정을 나타낸 것이다.
제7도는 본 발명에 따른 메세지 제어흐름도를 나타낸 것으로, (7a)는 상기 프레임 버퍼의 테이블 영역에서 0인 플래그의 프레임번호를 판단하는 단계이고, (7b)는 상기(7a)의 단계로 부터 0인 플래그의 프레임 번호가 있으면 송신 메세지 버퍼로 부터 한 메세지를 리드하는 단계이고, (7c)는 상기 리드한 메세지를 'STX'프레임 구조로 변환하는 단계이고, (7d)는 상기 (7c)의 단계로 부터 변환된 프레임의 프레임 번호를 인덱스하여 프레임 버퍼에 기억하고 플래그를 세트하는 단계이다.
제8도는 본 발명에 따른 송신 제어 흐름도로서, (8a)는 상기 프레임 버퍼의 테이블 영역에서 한 프레임데이타를 리드하는 단계이고, (8b)는 상기 리드한 프레임 데이타를 송신 버퍼에 기억시키는 단계이고, (8c)는 상기 송신 프레임 포인터를 1 증가시키는 단계이고, (8d)는 응답대기 타임을 요구하는 단계이다.
제9도는 본 발명에 따른 타임 제어 흐름도로서, (9a)는 타임 ID를 체크하여 응답 대기인가를 판단하는 단계이고, (9b)는 상기 (9a)단계로 부터 응답 대기이면 재전송을 수행하는 것이고, (9c)는 상기(9a)단계로 부터 응담 대기가 아이면'NAK'프레임 전송을 하는 것이다.
제10도는 본 발명에 따른 제어흐름도의 재전송 및'NAK' 프레임전송의 서브 제어 흐름도로서, (10a)는 상기 재전송 처리 과정을 나타낸 것이고, (10b)는 상기'NAK' 프레임 전송 처리 과정을 나타낸 것이다.
이하 상술한 구성에 의거 본 발명을 제1도-제10도를 참조하여 상세히 설명하면, 우선 제1도의 하드웨어 구성에서 살펴보면 통신 시스템간의 데이타 전송을 행하기 위해서 상기 중앙처리장치(10)는 쌍방간 약속된 포맷트를 가지게 되는데 이는 제3도에 있는 포맷트의 형태로 되어 있다. 즉 상기 중앙처리장치(10)에서는 제3도의 프레임 구조로 포맷트된 데이타를 램(16)에 기억시킨 후 상기 입출력부(18)에 데이타를 보내면, 상기 입력부(18)는 인터럽트를 발생시켜 상기 중앙처리장치(10)에서 포맷트화된 데이타를 통신선로(20)를 통해 상대 시스템으로 상기 데이타를 전송한다. 이때 상대시스템은 전송되어온 상기 데이타를 분석하여 정상인가 아닌가를 판단하여 이에 해당하는 응답 데이타를 다시 전송한다.
상기 타임 발생부(12)는 통신 수순상 송신측에서 한 프레임을 상대 시스템으로 전송한 후 이에 대한 응답을 기다리는 일정시간을 상기 중앙처리장치(10)로 부터 요구 받았을때 이를 등록해 놓은 후 해당 시간이 되면 요구한 프로그램으로 알려준다.
다음으로 본 발명의 프로토콜 통신 방식을 설명한다. 상기 프로토콜 통신 방식을 앞서 기술한 OSI 참조모델의 제2계층에 해당하는 기능에 대해서만 설명하면, 먼저 상기 기능을 구현하기 위해서는 상기 램(16)상에서 잠시 기억되었다가 지워지는 버퍼들은 제2도와 같고, 쌍방간에 약속된 데이타들의 포맷트는 제3도와 같다.
제2도에서 송신 메세지 버퍼(2a)는 OSI 참조 모델의 제3계층의 네트워크층으로 부터 온 데이타를 상기 제2계층에서 처리할 버퍼이고, 수신 메세지 버퍼(2a)는 상대 시스템으로 부터 전송되어 온 데이타를 상기 제3계층에서 처리할 버퍼이고, 상기 프레임 버퍼(2b)는 상기 (2a)의 데이타가 제3도의 (3c)인 'STX'프레임으로 변환된후 기억되어지는 버퍼이고, 송신 버퍼(2c)는 상기 입출력부(18)의 인터럽트에 의해 통신선로 (20)상으로 전송하기 위한 버퍼이고, 수신 버퍼(2c)는 통신선로(20)상으로 전송되어 온 데이타들이 인터럽트에 의해 리드하여 기억시키기 위한 버퍼이고, 임시 버퍼(2c)는 상기 수신 버퍼(2c)의 내용을 상기 제2계층의 프로그램에서 분석할 수 있도록 한 프레임 단위로 잠시 기억시키기 위한 버퍼이다. 그리고 송신 프레임포인터(2d)는 다음에 전송해야 할 상기프레임 버퍼(2b)의 프레임 번호를 가리킨다.
제3도에서 (3a)의'ACK'프레임과 (3b)의'NAK'프레임은 상대 시스템으로 부터 전송되어 온 (3c)의'STX'프레임에 대한 응답 프레임이고, 상기 (3c)의'STX'프레임은 실제로 쌍방간의 데이타가 실려서 통신하는 프레임이다.
제4도의 수신 제어 흐름도에서 수신 제어 과정을 상기 입출력부(18)의 인터럽트에 의해 기억되어 있는 상기 수신버퍼(2c)의 내용을 분석하여 쌍방간에 약속된 프로토콜에 이상이 없는가를 판단하는 과정이고, 제7도의 메세지 제어 과정은 송신 메세지 버퍼(2a)에 내용이 있을 경우 운영 프로그램에 의해 구동되어지며, 상기 프레임 버퍼 (2b)에 빈 영역이 있을 경우에 상기 송신 메세지 버퍼(2a)의 내용을 리드하여 상기 프레임 버퍼(2b)에 기억시켜 두기위한 과정이고, 제8도의 송신 제어 과정은 프레임 버퍼(2b)에 기억되어 있는 각 프레임을 송신 버퍼(2c)로 옮긴 후 상대방으로 전송하기 위해 상기 입출력부(18)를 인터럽트하는 제어과정이다.
또한 제9도에서 타입 제어 과정은 상기 송/수신 제어과정 및 메세지 제어과정에서 요구한 일정 타임이 경과되었을때 이를 처리하는 과정이다. 상기 각 제어과정은 타임 제어과정, 수신제어과정, 메세지제어과정, 송신제어과정의 순으로 우선도에 의해 상기 운영 프로그램으로 부터 해당 제어가정의 사건이 발생할때마다 호출되어 진다.
다음은 상기 제4도-10도의 흐름도를 보면서 상기 각 제어 과정을 상세히 설명하면, 상기 수신 제어 과정을 먼저 상대 시스템으로 부터 포맷트화된 데이타가 통신선로 (20)을 통해 전송되어 오면 상기 입출력부(18)는 이를 상기 수신버퍼(2c)에 기억시킨후 중앙처리장치(10)의 운영 프로그램으로 알려준다. 따라서 상기 중앙처리장치(10)는 제4도의 (4a)단계에서 상기 수신버퍼(2c)에 수신된 데이타를 한 바이트 리드하여 (4b)의 단계에서 'ETX' or 'EOT'인가를 판단하여 상기 'ETX' or 'EOT'이면 수신 종료 처리를 (4c)의 단계에 수행하고 종료한다. 또한 상기의 (4b)단계에서 'ETX' or 'EOT'가 아니면 (4d)의 단계에서 상기 리드한 한 바이트를 임시버퍼(2c)에 저장한다. 여기서 상기 'ETX' or 'EOT'코드는 메세지의 끝을 알리는 코드이다. 상기 및 (4c)의 (4d) 단계가 끝이나면 종료한다.
여기서 상기 (4c)의 수신 종료 처리의 서브 제어 흐름도는 제5도에 상세히 나타나 있다.
제5도에서 'ETX' or 'EOT'이면 (5a)단계에서 상기 리드한 한 바이트를 상기 임시버퍼(2c)에 기억하고 (5b)의 단계에서 상기 수신 버퍼(2c)로부터 다음번에 입력된 한 바이트를 리드하고 (5c)의 단계에서 상기 임시버퍼(2c)에 기억된 첫바이트가 'NAK'인가를 판단하여 'NAK'이면 (5d)의 단계에서 'NAK'처리를 행하고 'NAK'이 아니면 (5e)의 단계에서 'ACK'인가를 판단하여 'ACK'이면 (5f)의 단계에서 'ACK'처리를 행하고 'ACK'이 아니면 (5g)의 단계에서 'STX'인가를 판단하여 (5h)의 단계에서 'STX'처리를 행한다. 상기 (5d),(5f),(5h)단계를 모두 수행하면 (5i)의 단계에서 상기 (5a) 단계로 다시 리턴한다. 여기서 상기 (5d),(5f),(5h)의 상세 처리 과정은 각각 제6도의 (6a),(6b),(6c)에 나타내었다.
(6a)에서 상기 'NAK'이 처리되는데 (A1)단계에서 상기 임시버퍼(2c)의 체크섬 데이타(Check-Sum Data)와 상기 리드된 체크섬 데이타가 같은가를 판단하여 같으면 (A2)단계에서 상기 프레임 버퍼(2b)로부터 한 프레임 데이타를 리드하고 (A3)의 단계에서 송신버퍼(2c)에 기억시키고 (A4)의 단계에서 응답 대기 타임을 요구한다. 상기 (A1)의 단계에서 아니면 다시 리턴한다.
(6b)에서 상기 'ACK'이 처리되는데 (B1)단계에서 상기 임시버퍼(2c)의 체크섬 데이타와 상기 리드된 체크섬 데이타가 같은가를 판단하고 같으면 (B2)의 단계에서 해당 인덱스(INDEX)의 프레임 데이타를 소거한 후 리턴한다. 상기의 (B1)의 단계에서 아니면 다시 리턴한다.
(6c)에서 상기 'STX'가 처리되는데 (C1)단계에서 상기 임시버퍼(2c)의 체크섬 데이타와 리드된 체크섬 데이타가 같은가를 판단하고 같으면 (C2)의 단계에서 상기 수신 메세지 버퍼(2a)에 상기 임시 버퍼(2c)의 데이타를 기억시키고 (C3)의 단계에서 'ACK'프레임을 전송하고 리턴한다. 상기 (C1)의 단계에서 아니면 (C4)의 단계에서 'NAK'프레임을 전송하고 (C5)의 단계에서 재전송 대기 타임을 요구한 후 리턴한다.
따라서 상기 수신 제어 과정은 한 프레임이 모두 수신되면 이를 정해진 프로토콜에 의해 분석한 후 정상인 경우에는 이를 상기 제3계층으로 보내기 위해 수신 메세지 버퍼에 기억시켜 놓고, 상대 시스템으로 'ACK'응답 프레임을 전송하고, 비정상적인 경우에는 수신된 프레임을 무시하고 상대시스템으로 'NAK'응답 프레임을 전송한다. 또한 상기 'ACK'응답 프레임을 수신한 경우에는 상기 프레임 버퍼에서 응답 프레임 번호에 해당하는 자리의 플래그를 0으로 만들고 버퍼의 내용을 지운다. 상기 'NAK'의 응답 프레임을 수신한 경우에는 응답 프레임 번호에 해당하는 프레임을 상기 프레임 버퍼로부터 읽어와서 상대 시스템으로 다시 전송하기 위해 송신버퍼에 기억시키고 상기 입출력부(18)의 인터럽트에 의해 상대시스템으로 전송하게 된다. 상기 'ACK'또는 'NAK'의 응답프레임이 전송되어 오면 후술하는 송신 제어 과정에서 일정 타임을 해제하게 된다.
상기 메세지 제어 과정은 제7도에 나타나 있는데 (7a)단계에서 상기 프레임 버퍼의 테이블 영역에서 0인 플래그의 프레임 번호가 있는가를 판단하여 있으면 (7b)의 단계에서 상기 송신 메세지 버퍼로부터 한메세지를 리드하고 (7c)의 단계에서 'STX'프레임 구조로 변환하고 (7d)의 단계에서 상기 변환된 프레임의 프레임 번호를 인덱스하여 상기 프레임 버퍼에 기억시키고 플래그를 세트하고 종료한다. 상기 (7a)단계에서 없으면 바로 종료한다.
따라서 상기 메세지 제어 과정은 상기 제3계층에서 기억되어지는 송신 메세지 버퍼의 내용이 있을 경우에 운용 프로그램에 의해 구동되어지며, 상기 프레임 버퍼의 각 플래그를 체크하여 빈 자리가 있으면 상기 송신 메세지 버퍼에서 한 메세지를 읽어와서 상기 'STX'프레임으로 변환하여 상기 프레임 버퍼의 빈 자리에 기억시킨후 해당 자리의 플래그를 1로 만들어준다.
상기 송신 제어 과정은 제8도에 나타나 있는데 (8a)단계에서 상기 프레임 버퍼의 테이블 영역에서 한프레임 데이타를 리드하고 (8b)의 단계에서 상기 리드한 데이타를 상기 송신 버퍼에 기억시키고 (8c)의 단계에서 송신 프레임 포인타를 1증가시킨다. 상기 (8c)의 단계를 수행한 후 (8d)의 단계에서 응답 대기 타임을 요구한다.
따라서 상기 송신 제어 과정은 전송해야할 프레임이 있을 경우 상기 송신 프레임 버퍼로부터 한 프레임씩 읽어와서 송신버퍼로 옮기고, 상기 입출력포트(18)로 하여금 상대 시스템으로 전송하고 이에 대한 응답을 기다리기 위해 상기 전송한 각 프레임 번호별로 일정시간을 요구한다.
상기 타임 제어 과정은 제9도에 나타나 있는데 (9a)의 단계에서 타임 ID를 체크하여 응답 대기인가를 판단하여 응답 대기이면 (9b)의 단계에서 재전송처리를 하고 종료한다. 상기 (9a)단계에서 응답 대기가 아니면, 즉 재전송 대기이면 (9c)의 단계에서 'NAK'프레임을 전송하고 종료한다.
상기 (9b) 및 (9c)단계의 상세 처리 과정은 제10도의 (10a)및 (10b)에 각각 기술되어 있다.
(10a)에서 상기 프레임 버퍼의 테이블 영역에서 한 프레임 데이타를 리드하는 (10a)단계를 수행하고 (10b)단계에서 리드된 데이타를 상기 송신버퍼에 기억시키고 (10c)의 단계에서 응답 대기 타임을 요구하고 리턴한다.
(10b)에서 상기 (9c)의 'NAK'프레임 전송처리가 되는데 (10d)의 단계에서 'NAK'프레임 구조로 변환시키고 (10e)의 단계에서 송신 버퍼의 'NAK'프레임을 기억시키고 (10f)의 단계에서 재전송 대기 타임을 요구하고 리턴한다.
따라서 상기 타임 제어과정은 상기 송신 제어 과정에서 각 프레임이 번호별로 요구한 일정 타임이 경과되었을때, 즉 상대 시스템에서 응답 프레임을 수신하지 못했을때 상기 타임 발생부(12)가 상기 중앙처리장치(10)로 알려주게 되는 것이다. 그러므로 경과된 타임 ID에 해당하는 프레임을 다시 전송한다.
상술한 바와 같이 본 발명은 OSI참조 모델의 데이타 링크층인 제2계층을 비동기 의한 전이중 프로토콜로 통신할 수 있는 잇점이 있으며 통신 속도가 증가되고 간단한 알고리즘으로 실현할 수 있는 장점이 있다.

Claims (6)

  1. 내부의 설정된 프로그램에 의해 시스템의 제반 동작을 제어 운영하여 통신 시스템간의 데이타 통신을 행하기 위한 중앙처리장치(10)와, 상기 중앙처리장치(10)의 제어에 의해 운영 프로그램을 기억하여 리드하는 롬(14) 및 각종 통신 데이타를 리드/라이트하기 위한 램(16)과, 상기 중앙처리장치(10)의 데이타 통신에 필요한 타임을 발생시키기 위한 타임 발생부(12)와, 상기 중앙처리장치(10)의 제어에 의해 통신데이타의 입출력을 수행하기 위한 입출력부(18)와, 상기 입출력부(18)를 통해 통신 데이타를 네트워크 접속하기 위한 통신 선로(20)를 구비한 데이타 통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신 방법에 있어서, 상기 중앙처리장치가 상기 입출력부의 인터럽트에 의해 기억되어 있는 수신버퍼의 내용을 분석하여 쌍방간에 약속된 프로토콜에 이상이 없는가를 판단하는 수신 제어 과정과, 송신 메세지 버퍼에 내용이 있을 경우 상기 운영 프로그램에 의해 운영되어지며 프레임 버퍼의 소정 영역에 상기 송신 메세지 버퍼의 내용을 리드하여 기억시키는 메세지 제어 과정과, 상기 프레임 버퍼에 기억되어 있는 각 프레임을 송신버퍼로 이동시키고 상대방 시스템으로 상기 송신 버퍼에 기억된 내용을 전송하기 위해 상기 입출력부를 인터럽트하는 송신제어 과정과, 상기 송/수신 제어과정 및 메세지 제어과정에서 요구한 일정 타임의 경과를 판단하기 위한 타임 제어 과정으로 이루어짐을 특징으로 하는 데이터 통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신 방식.
  2. 제1항에 있어서, 상기 수신 제어과정이 한 프레임이 상기 수신 버퍼에 기억되면 상기 수신 버퍼로부터 한 바이트를 리드하여 'ETX' or 'EOT'인가를 판단하는 수신 종료 판단과정과, 상기 수신 종료 판단 과정으로부터 'ETX' or 'EOT'이면 수신 종료를 처리하기 위한 수신 종료 처리 과정과, 상기 수신 종료 판단 과정으로부터 'ETX' or 'EOT'가 아니면 상기 리드한 한 바이트를 임시 버퍼에 기억시킨 후 수신 종료하는 수신 종료 과정으로 이루어짐을 특징으로 하는 데이터 통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신 방식.
  3. 제1항에 있어서, 상기 메세지 제어과정이 상기 프레임 버퍼의 테이블 영역에서 0인 플래그의 프레임 번호가 있는가를 판단하는 프레임 번호 서치 과정과, 상기 프레임 번호 서치 과정으로부터 해당되는 프레임 번호가 있으면 상기 송신 메세지 버퍼에서 한 메세지를 리드하여 상기 리드한 메세지를 'STX'프레임 구조로 변환하고 상기 변환된 프레임의 프레임 번호를 인덱스하여 프레임 버퍼에 기억시킨 후 상기 플래그를 세트하는 플래그 세트 과정으로 이루어짐을 특징으로 하는 데이타 통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신 방식.
  4. 제1항에 있어서, 상기 송신 제어 과정이 상기 프레임 버퍼의 테이블 영역에서 한 프레임씩 데이타를 리드하여 상기 리드한 프레임 데이타를 상기 송신 버퍼에 기억시킨 후 상기 입출력부를 통해 전송하는 송신 전송 과정과, 상기 송신 전송 과정으로부터 송신 프레임 포인타를 1증가시키고 전송한 각 프레임 번호별로 응답 대기 타임을 요구하는 송신 응답 대기 타임 요구 과정으로 이루어짐을 특징으로 하는 데이타 통신 시스템의 비동기 방식에 의한 전이준 프로토콜 통신 방식.
  5. 제1항에 있어서, 상기 타임 제어 과정이 상기 타임 발생부의 타임 ID를 체크하여 응답 대기인가를 판단하는 응답 대기 판단 과정과, 상기 응답 대기 판단과정으로부터 응답 대기이면 경과된 타임 ID에 해당하는 프레임을 재전송하는 재전송 과정과, 상기 응답 대기 판단 과정으로부터 응답 대기가 아니면 'NAK'프레임을 전송하고 종료하는 타임 종료 과정으로 이루어짐을 특징으로 하는 데이타 통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신방식.
  6. 제2항에 있어서, 상기 수신 종료 처리과정이 상기 수신 버퍼로부터 리드한 한 바이트를 임시 버퍼에 기억시키기 위한 제1과정과, 상기 제1과정을 수행후 상기 수신버퍼로부터 다음의 한 바이트를 리드하고 상기 임시버퍼의 첫 바이트가 'NAK'인가를 판단하는 제2과정과, 상기 제2과정으로부터 'NAK'이면 'NAK'처리를 행하고 'NAK'이 아니면 'ACK'인가를 판단하는 제3과정과, 상기 제3과정으로부터 'ACK'이면 'ACK'처리를 행하고 'ACK'이 아니면 'STX'인가를 판단하는 제4과정과, 상기 제4과정으로부터 'STX'이면 'STX'처리를 행하고 상기 제1과정으로 리턴하며 상기 제3과정을 수행후 상기 제1과정으로 리턴하는 제5과정으로 이루어짐을 특징으로 하는 데이타 통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신 방식.
KR1019900015040A 1990-09-21 1990-09-21 데이타통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신방식 KR930001200B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900015040A KR930001200B1 (ko) 1990-09-21 1990-09-21 데이타통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신방식

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900015040A KR930001200B1 (ko) 1990-09-21 1990-09-21 데이타통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신방식

Publications (2)

Publication Number Publication Date
KR920007394A KR920007394A (ko) 1992-04-28
KR930001200B1 true KR930001200B1 (ko) 1993-02-20

Family

ID=19303904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015040A KR930001200B1 (ko) 1990-09-21 1990-09-21 데이타통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신방식

Country Status (1)

Country Link
KR (1) KR930001200B1 (ko)

Also Published As

Publication number Publication date
KR920007394A (ko) 1992-04-28

Similar Documents

Publication Publication Date Title
US5519693A (en) High speed transmission line interface
US5446868A (en) Network bridge method and apparatus
CA1155521A (en) Method and system for retransmitting incorrectly received numbered frames in a data transmission system
EP0421779A2 (en) Communication device
AU690297B2 (en) Packet data protocol for wireless communication
KR19980086584A (ko) 시스템간 고급 모드 전송 방법 및 메카니즘
KR930001200B1 (ko) 데이타통신 시스템의 비동기 방식에 의한 전이중 프로토콜 통신방식
US6654380B1 (en) Data exchange unit
KR930004100B1 (ko) 비동기 방식의 전이중 통신 프로토콜 구현방법
US6694386B1 (en) Data transfer apparatus that performs retransmission control and transfers data in real time
US6674742B1 (en) Automatic SDLC role configuration on router interfaces
JP3799741B2 (ja) バスコントローラ
JPH02230450A (ja) データ処理システム
JPH0498411A (ja) キーボードインタフェースエミュレーション装置
KR900004663B1 (ko) 데이터통신 인터페이스회로
JPS5826866B2 (ja) 通信制御装置
KR910007681B1 (ko) G3 팩시밀리와 csdn의 인터페이싱 방법
JP2000022743A (ja) 非同期データ通信方法
JPS6253046A (ja) 産業用ロボツトのデ−タ通信装置
JPH0681141B2 (ja) ゲ−トウエイ
JPS6159944A (ja) 順序番号チエツク方式
Twarok et al. Automated Derivation of ILP Implementations from SDL Specifications
Lilienkamp et al. Proposed Host-Front End Protocol
JPS62544B2 (ko)
McKenzie Host-Host Protocol for an ARPANET-Type Network

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070115

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee