KR930000672B1

KR930000672B1 - 수직 동기신호 홀드회로

Info

Publication number: KR930000672B1
Application number: KR1019900011187A
Authority: KR
Inventors: 김용희
Original assignee: 삼성전자 주식회사; 정용문
Priority date: 1990-07-21
Filing date: 1990-07-21
Publication date: 1993-01-29
Also published as: KR920003149A

Abstract

내용 없음.

Description

수직 동기신호 홀드회로

제1도는 종래의 수직, 수평 동기신호 홀드회로.

제2도는 이 발명에 따른 수직 동기신호 홀드회로도.

제3도는 이 발명에 따른 수직 동기신호 홀드회로에 이루어지는 단안정 멀티바이브레이터의 특성도 있다.

* 도면의 주요부분에 대한 부호의 설명

10 : 비교부 20 : 수직 동기신호 극성 판별부

30 : 직류 증폭 및 버퍼부 40 : 비교부

50 : 극성 전환부 60 : 증폭부

70 : 모드신호 발생부 MM : 단안정 멀티바이브레이터

D1∼D3 : 다이오드 OP1∼OP2 : 증폭기

OP3∼OP6 : 비교기 VR1 : 가변저항

R1∼R11 : 저항 C1∼C2 : 콘덴서

BF : 버퍼

이 발명은 컴퓨터 모니터에 관한 것으로서, 더욱 상세하게는 상이한 주파수로 인가되는 수직 동기신호에 따른 모니터의 모드를 자동으로 변환시켜 주는 모드 제어신호를 출력하는 수직 동기신호 홀드회로에 관한 것이다.

컴퓨터에 관한 기술이 발전함에 따라서, VGA(Video Graphic Arrary), CGA (Color Graphic Arrary), EGA(Enhencement Graphic Arrary) 카드등을 이용하게 되어, 컴퓨터의 효용성이 증대되었으나, 상기 VGA, EGA, CGA 카드등은 그 수직 동기신호의 주파수 및 동기신호의 극성이 서로 상이하여 컴퓨터 모니터 내부에서 이들 수직 동기신호의 주파수에 따라 수직 동기신호 모드를 절환시켜 주는 수직 동기신호 홀드회로가 필요하게 된다.

종래의 수평 동기신호 및 수직 동기신호 홀드회로 제1도와 같이 구성되는 것으로서, 인가되는 수평 동기신호(H-SYNC)는 버퍼(BF)를 통하여 파형이 정형된후, 주파수 전압 변환부(F/V)에서 수평 동기신호(H-SYNC)의 주파수에 따른 일정 직류전압으로 변환되어 출력된다. 그리고, 상기 주파수 전압 변환부(F/V)에서 출력되는 직류전압은 직류버퍼(DC BF)에서 파형이 정형된후, 비교부(10)에서 일정 전압과 비교하여 비교된 신호를 모드 제어신호로 사용하는 것이다. 그리고 주파수가 장착되는 카드에 따라 상이한 수직 동기신호(V-SYNC)는 버퍼(BF)에서 파형이 정형된후, 수직 동기신호 극성 판별부(20)에서 수직 동기신호의 극성이 포지티브, 또는네가티브인가를 판별하여 이에 따른 직류전압이 출력된다. 그리고 상기 수직동기신호 극성 판별부(20)의 직류전압은 직류 증폭 및 버퍼부(30)에서 증폭된 후 파형이 정형되어 비교부(40)에 인가되므로, 상기 비교부(40)는 일정전압과 상기 직류 증폭 및 버퍼부(30)의 출력을 비교하여 비교된 신호를 모드 제어신호로 사용하는 것이었다. 그러나, 이러한 종래의 수직 동기신호 홀드회로는 수직 동기신호 극성 판별부(20)에서 수직 동기신호(V-SYNC)의 극성을 판별하여 이에따른 직류전압을 출력하게 되므로 입력되는 수직 동기 주파수의 폭이 넓을때에는 이를 다 해결할 수 없다는 문제점과, 회로의 구성이 복잡하여 소형 경량화할 수 없다는 문제점이 있었다.

이 발명은 이러한 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 입력되는 수직 동기신호의 주파수에 따른 일정 전압 레벨을 만든후, 이것을 기준전압과 비교하여 모드 제어신호를 출력하게 함으로써, 수직 동기신호의 주파수가 다양하게 인가되어도 이들에 따른 모드 제어신호를 출력할 수 있음과 동시에 회로의 구성을 간단히 할 수 있는 수직 동기시호 홀드회로를 제공하는데 있다.

이와 같은 목적을 달성하기 위한 이 발명의 특징은 입력되는 수직 동기신호를 포지티브 극성을 갖는 수직 동기신호로 변환시켜 출력하는 극성 전환부와, 상기 극성 전환부에 연결되며, 상기 극성 전환부의 출력을 정류하여 증폭하는 증폭부와, 상기 증폭부에 연결되어, 상기 증폭부의 출력을 기준전압과 비교하여 모드신호로서 출력하는 모드신호 발생수단과, 로 구성된 수직 동기신호 홀드회로에 있다.

이하, 이 발명의 실시예를 첨부된 도면에 따라 상세히 설명한다.

제2도는 이 발명에 따른 수직 동기신호 홀드회로도로서, 극성 전환부(50), 증폭부(60) 및 모드신호 발생부(70)로 이루어진다. 이를 더욱 구체적으로 설명하면, 입력되는 수직 동기신호를 포지티브 극성을 갖는 수직 동기신호로 변환시켜 출력하는 극성 전환부(50)로 입력되는 수직 동기신호(V-SYNC)를 서지(surge)전압 방지용 다이오드 (D1),(D2)에 연결된 버퍼용 게이트(G1)에 인가되도록 한다. 그리고 극성 전환부(50)는 상기 버퍼용 게이트(G1)를 단안정 멀티바이브레이터(MM)의 입력단자(B)에 연결하고, 상기 단안정 멀티바이브레이터(MM)의 다른 입력단자(A)를 그라운드시켜, 상기 단안정 멀티바이브레이터(MM)는 제3도와 같이 상기 입력단자(B)에 네가티브, 또는 포지티브 극성신호가 인가될때, 출력단자(Q)를 통하여, 항상 포지티브 신호를 출력하도록 이루어진다. 그리고 상기 단안정 멀티바이브레이터(MM)는 가변저항(VR1)및 콘덴서(C1)을 연결하여, 상기 가변저항(VR1)을 조절하면, 상기 가변저항(VR1) 및 콘덴서 (C1)의 시정수가 변화되어 상기 출력단자(Q)를 통하여 출력되는 펄스의 펄스폭이 제어되도록 이루어진다. 그리고 상기 극성 전환부(50)에 연결되어, 상기 극성 전환부(50)의 출력을 정류하고, 증폭하는 증폭부(60)는 상기 극성 전환부(50)에 정류용 다이오드 (D3) 및 평활용 콘덴서(C2)를 연결하여, 상기 극성 전환부(50)의 출력펄스에 따라, 상기 정류용 다이오드(D3) 및 콘덴서(C2)에서 출력되는 전압레벨이 변화되도록 이루어진다. 그리고 증폭부(60)는 상기 정류용 다이오드(D3) 및 콘덴서(C2)를 버퍼로 동작하는 증폭기(OP1)에 연결하고, 상기 증폭기(OP1)를 입력되는 신호를 증폭하여 출력되는 증폭기(OP2)에 연결하여 이루어진다. 그리고 상기 증폭부(60)에 연결되어 상기 증폭부(60)의 출력을 기준전압과 비교하여 모드신호로서 출력하는 모드신호 발생부(70)는 상기 증폭부(60)의 증폭기(OP2)를 비교기(OP3),(OP4),(OP5),(OP6)의 비반전 단자(+)에 연결하고, 상기 비교기(OP3),(OP4),(OP5),(OP6)의 반전단자(-)에 기준전압(B+)이 저항(R4∼R11)에 의하여 바이어스된 일정전압이인가되도록 하여, 상기 증폭기(OP2)의 출력과, 상기 비교기(OP3),(OP4),(OP5),(OP6) 반전단자(-)측에 인가되는 일정전압이 비교되어 출력되도록 이루어진다.

이렇게 이루어진 이 고안에 따른 수직 동기신호 홀드회로는 수직동기회로(V-SYNC)가 포지티브 또는 네가티브 싱크 신호로써 상기 극성 전환부(50)에 인가되면,상기 수직 동기신호(V-SYNC)는 게이트(G1)에서 파형이 정형되어 출력된다. 이때, 극성 전환부 (50)에 서지 전압이 인가되면, 다이오드(D1),(D2)에 의하여 집적회로로 구성되는 이 고안에 따른 회로는 보호될 수 있다. 그리고 상기 게이트(G1)에 의하여 파형이 정형된 수직 동기신호(V-SYNC)가 상기 단안정 멀티바이브레이터(MM)에 인가되며, 상기 단안정 멀티바이브레이터(MM)는 상기 수직 동기신호(V-SYNC)가 네가티브 또는 포지티브에 관계없이 제3도와 같이 수직 동기신호(V-SYNC)가 인가될때 트리거되어 포지티브 상태의 펄스를 출력하게 된다. 이때, 상기 멀티바이브레이터(MM)에서 출력되는 펄스의 폭은 상기 멀티바이브레이터(MM)에 연결된 가변저항(VR1)을 조절하여, 상기 가변저항(VR1) 및 콘덴서(C1)의 시정수를 제어하여 조정할 수 있다. 그리고 상기 멀티바이브레이터(MM)에서 출력되는 포지티브 상태의 펄스는 상기 증폭부(50)의 정류용 다이오드(D3)및 콘덴서(C2)에서 정류되는 한편, 콘덴서(C2)의 충방전 작용에 의하여 상기 멀티바이브레이터(MM)에서 출력되는 펄스의 주파수에 따른 일정레벨을 갖는 직류전압으로 변환된다. 그리고 상기정류용 다이오드(D2) 및 콘덴서(C2)에서 출력되는 직류전압은 증폭기(OP1)에서 파형이 되어 출력되나, 상기 증폭기(OP1)에서 출력되는 직류전압의 레벨은 미약함으로 상기 증폭기(OP1)의 출력을 증폭기(OP2)에서 증폭하게 된다. 이때, 상기 증폭기(OP2)의 증폭율은 상기 증폭기(OP2)에 입력되는 전압을 Vi, 출력되는 전압을 Vo라 하였을때,

가 된다. 그리고 상기 증폭기 (OP2)에서 증폭된 직류전압은 상기 모드신호 발생부(70)의 각 비교기 (OP3) ,(OP4) ,(OP5),(OP6)에 인가되며, 상기 비교기(OP3),(OP4),(OP5),(OP6)의 반전단자(-)바이어스 전압은 상기 반전단자(-)에 연결되는 각 저항(R4∼R11)에 의하여 상이함으로 상기 모드신호 발생부(70)의 각 비교기(OP3),(OP4),(OP5),(OP6)는 상기 증폭기(OP2)에서 인가되는 직류전압 레벨에 따른 로직신호를 출력하게 된다. 이때, 상기 모드신호 발생부(70)는 4개의 비교기(OP3),(OP4),(OP5),(OP6)가 하이 또는 로우레벨의 2개의 로직신호를 출력할 수 있으므로 상기 모드신호 발생부(70)는 전체적으로 4²=16 즉 16개의 로직신호를 출력할 수 있게 된다. 즉 이 고안은 입력되는 수직 동기신호의 주파수에 따른 일정 직류레벨을 상기 증폭부(60)에서 발생시킨후, 이러한 직류전압을 모드신호 발생부(70)에서 일정한 기준전압이 설정된 비교기 (OP3) ,(OP 4) ,(OP5),(OP6)에 인가하여 비교하게 함으로써 로직신호를 출력하게 하고, 이러한 로직신호를 모드 제어신호로서 도면에 도시하지 않은 후단의 수직 발진부에 인가하여 상기 수직발진부가 입력되는 수직 동기신호의 주파수를 홀드하여 이에따른 주파수 신호를 정확히 발생하게 하는 것이다. 또한 상기 모드신호 발생부(70)에서 출력되는 모드 제어신호를 이용하여, 각 모드때의 브라운관의 수직 사이즈, 수직 센터등을 정확히 조정할 수 있게 된다. 즉, 이 고안은 입력되는 수직 동기신호의 주파수에 따른 일정 전압레벨을 만든후, 이것을 기준전압과 비교하여 모드 제어신호를 출력하게 함으로써 수직 동기신호의 주파수가 다양하게 인가되어도 이들에 따른 모드 제어신호를 출력할 수 있음과 동시에 회로의 구성을 간단히 할 수 있어 소형경량화 할 수 있는 효과가 있다.

Claims

입력되는 수직 동기신호를 포지티브의 극성을 갖는 수직 동기신호로 변환시켜 출력하는 극성 변환부(50)와, 상기 극성 전환부(50)에 연결되며, 상기 극성 전환부 (50)의 출력을 정류하여 증폭하는 증폭부(60)와, 상기 증폭부(60)에 연결되어, 상기 증폭부의 출력을 기준전압과 비교하여 모드신호로서 출력하는 모드신호 발생수단과, 로 구성되는 것을 특징으로 하는 수직 동기신호 홀드회로.
제1항에 있어서, 상기 극성 전환부(50)는, 입력되는 수직 동기신호의 파형을 정형하는 게이트(G1)와, 상기 게이트(G1)에 연결되며, 상기 게이트(G1)의 출력에 의하여 트리거되어 포지티브의 펄스를 출력하는 단안정 멀티바이브레이터(MM)와 , 로 구성된 수직 동기신호 홀드회로.
제1항에 있어서, 상기 증폭부(60)는, 상기 극성 전환부(50)에 연결되어, 상기 극성 전환부(50)의 출력을 정류하는 다이오드(D3) 및 콘덴서(C2)와, 상기 다이오드 (D3) 및 콘덴서(C2)에 연결되어, 상기 다이오드 (D3) 및 콘덴서(C2)의 출력 파형을 정형하는 증폭기(OP1)와, 상기 증폭기(OP1)에 연결되어, 상기 증폭기(OP1)의 출력을 증폭하는 증폭기(OP2)와, 로 구성된 수직 동기신호 홀드회로.
제1항에 있어서, 상기 모드신호 발생수단은, 상기 증폭부(60)에 연결되어, 상기 증폭부(60)의 출력을 기준전압과 비교하는 하나이상의 비교기(OP3∼OP6)로 구성된 수직 동기신호 홀드회로.