KR920015189A - 고해상도용 전용카드 및 vga 카드 영상데이타 처리회로 - Google Patents

고해상도용 전용카드 및 vga 카드 영상데이타 처리회로 Download PDF

Info

Publication number
KR920015189A
KR920015189A KR1019910001114A KR910001114A KR920015189A KR 920015189 A KR920015189 A KR 920015189A KR 1019910001114 A KR1019910001114 A KR 1019910001114A KR 910001114 A KR910001114 A KR 910001114A KR 920015189 A KR920015189 A KR 920015189A
Authority
KR
South Korea
Prior art keywords
sync
signal
clock
card
unit
Prior art date
Application number
KR1019910001114A
Other languages
English (en)
Other versions
KR930007011B1 (ko
Inventor
배시규
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019910001114A priority Critical patent/KR930007011B1/ko
Publication of KR920015189A publication Critical patent/KR920015189A/ko
Application granted granted Critical
Publication of KR930007011B1 publication Critical patent/KR930007011B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음

Description

고해상도용 전용카드 및 VGA 카드 영상데이타 처리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명에 따른 고해상도용 전용카드 및 VGA카드 영상데이타 처리회로의 블럭도. 제2도는 이 발명에 따른 고해상도용 전용카드 및 VGA카드 영상데이타 처리회로에 이루어지는 데코더부의 블럭도이다.

Claims (2)

  1. VGA카드에 연결되며 상기 VGA카드의 영상데이타(D0~D7), 클럭(CK1) 블랭크신호(BLANK) 및 수평, 수직동기신호(H-SYNC),(V-SYNC)를 출력하는 VGA카드 연결부(10)와, 상기 VGA카드 연결부(10)에 연결되며, 상기 VGA카드 연결부(10)의 영상데이타(D0~D)를 클럭(CK1)에 따라 비트수를 확장하여 출력하는 데코더부(20)와, 고해상도용 전용카드의 연결되며 상기 고해상도용 전용카드의 영상데이타(D0~D31) 출력을 정형하여 출력하는 버퍼(30)와, 상기 VGA카드 연결부(10)에 연결되며 상기VGA카드 연결부(10)의 블랭크신호(BLANK1) 수평 수직동기신호(H-SYNC), (V-SYNC) 또는 상기 고해상도용 전용카드의 주블랭크신호(MBLANK), 주수평, 수직동기신호(MH-SYNC), (MV0SYNC)를 선택신호(SEL)에 따라 선택적으로 입력하여 블랭크신호(BLANK2), 싱크신호(SYNC) 및 복합동기신호(C-SYNC)로 출력하는 선택부(40)와, 선택신호(SEL1)에 따라 VGA클럭(VGACK) 도는 고해상도용 클럭(MAIN CK)을 선택적으로 입력함으로서 로드클럭(LOADCK) 및 클럭(CK2)을 출력하는 클럭발생회로(100)와, 상기 데코더부(20), 버퍼(30), 선택부(40) 및 클럭발생회로(100)에 연결되며 상기 데코더부(20) 및 버퍼(30)의 영상데이타(D0~D31)를 상기 클럭발생회로(100)의 로드클럭(LOADCK)에 따라 입력하여 상기 선택부(4)의 블랭크신호(BLANK2),싱크신호(SYNC)에 따라 R.G.B색신호 변환시켜 상기 클럭발생회로(100)의 클럭(CK2)에 따라 출력하는 D/A변환부(50)와, 상기 선택부40) 및 D/A변환부(50)에 연결되며, 상기 D/A변환부(50)의 R.G.B신호를 상기 선택부(40)의 복합동기신호(C-SYNC)에 따라 멀티싱크 모니터에 인가하는 모니터 연결부(60)로 구성되는 것을 특징으로 하는 고해상도용 전용카드 및VGA카드 영상데이타 처리회로.
  2. 제1항에 있어서, 상기 데코더부(20)는 입력되는 데이타를 클럭신호에 따라 소정 횟수 딜레이시켜 출력하는 하나이상의 D형 플립플롭으로 이루어지는 고해상도용 전용카드 및 VGA카드 영상데이타 처리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910001114A 1991-01-23 1991-01-23 고해상도용 전용카드 및 vga카드 영상데이타 처리회로 KR930007011B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910001114A KR930007011B1 (ko) 1991-01-23 1991-01-23 고해상도용 전용카드 및 vga카드 영상데이타 처리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910001114A KR930007011B1 (ko) 1991-01-23 1991-01-23 고해상도용 전용카드 및 vga카드 영상데이타 처리회로

Publications (2)

Publication Number Publication Date
KR920015189A true KR920015189A (ko) 1992-08-26
KR930007011B1 KR930007011B1 (ko) 1993-07-26

Family

ID=19310204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001114A KR930007011B1 (ko) 1991-01-23 1991-01-23 고해상도용 전용카드 및 vga카드 영상데이타 처리회로

Country Status (1)

Country Link
KR (1) KR930007011B1 (ko)

Also Published As

Publication number Publication date
KR930007011B1 (ko) 1993-07-26

Similar Documents

Publication Publication Date Title
KR100304899B1 (ko) 모니터의 허용범위 초과 영상 표시장치 및 방법
KR920015189A (ko) 고해상도용 전용카드 및 vga 카드 영상데이타 처리회로
JP4781688B2 (ja) 映像信号伝送方法及び映像信号伝送装置
JP2773248B2 (ja) 画像信号処理装置
JP2008242209A (ja) Ｌｃｄデータ転送システム
KR100204573B1 (ko) 그래픽 제어기에서 티에프티 방식의 컬러 액정 화면 표시기의 구조
JPH07306664A (ja) 表示制御装置
KR970005648Y1 (ko) 컴퓨터 영상데이타를 티브이에 디스플레이하는 장치
JP2762989B2 (ja) 画像信号処理装置、画像信号処理システム及び表示システム
KR100598411B1 (ko) 액정 디스플레이 장치의 수평동기신호 보상장치
KR870003135Y1 (ko) 텔레비젼 화상의 음영 발생장치
JPS63289588A (ja) 画像表示装置
JP2811195B2 (ja) 表示装置
KR940023268A (ko) 신호변환장치에 있어서의 색 신호처리회로
KR100237960B1 (ko) 모니터의 다이렉트 칼라 변환장치
KR100222904B1 (ko) 영상신호 변환장치의 화면 이동장치
KR970022714A (ko) 컴퓨터와 텔레비젼의 영상 신호 인터페이스 장치
JPH11338408A (ja) スキャンコンバータ
KR960008673Y1 (ko) 씨지에이(cga) 잭을 이용한 칼라텔레비젼(c/tv)의 퍼스널 컴퓨터 모니터 겸용회로
JP3241442B2 (ja) 表示用集積回路
KR930011744A (ko) 비데오 검출 및 표시장치
JPH07261722A (ja) 画像信号処理装置
KR960015188A (ko) 컬러 엘씨디 인터페이스 회로
JPH077703A (ja) 映像信号入力回路
KR950030624A (ko) 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020628

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee