KR920006285B1 - 실시간 멀티프로세서형 신호처리장치 - Google Patents

Abstract

내용 없음.

Description

실시간 멀티프로세서형 신호처리장치

제1도는 본 발명에 의한 실시간 필티프로세서형 신호처리장치를 도시한 블럭도.

제2도는 신호처리프로세서를 도시한 블럭도.

제3도는 제1도에 있어서의 뎨이타흐름 제어의 흐름 설명도.

제4도는 단일의 블럭이 실시되는 일련의 처리와 파라미터의 리라이트의 흐름 설명도.

제5도는 데이타블럭과 영상프레임의 대응 설명도.

제6도는 신호처리 프로세서를 여러개의 디지탈신호 처리 프로세서로 구성한 경우의 구성도.

제7도는 종래의 실시간 필티프로세서형 신호처리장치를 도시한 블럭도.

제8도는 제7도에 있어서 신호처리모듈의 구성을 도시한 블럭도.

제9도는 동작화상의 고능률 부호화기의 알고리듬의 구성도.

* 도면의 주요부분에 대한 부호의 설명

1 : 데이타흐름제어부 2 : 제어파라미터

3 : 공유메모리 4 : 타스크테이블

5 : 공유버스 8 : 출력제어부

12 : 파라미터메모리 13 : 입력프레임버퍼

14, 15:버스 18:신호처리프로세서

20 : 멀티프로세서모듈 34 : 외부버스제어부

36 : 명령메모리 40 : 디지탈신호처리프로세서

44 : 내부버스 45 : 인터럽트제어부

본 발명은 비디오신호처리 등의 용도에 사용하기 위한 대량의 데이타를 고속(실시간)으로 부호화 처리하는 멀티프로세서형 신호처리 장치에 관한 것이다.

제7도는 예를를면 "리얼타임 비디오 시그널 프로세서모듈(Realtime

Video Signal Processor Module)", ICASSP'87(미국달라스, 1987년 4월)예고집 p.1961~1964에 개시된 종래의 실시간 멀리프로세서형 신호처리장치의 구성을 도시한 도면이며, 도면에 있어서 (9)는 입력단자, (100)은 이 입력단자(9)에서의 입력데이타를 분배하는 입력버스, (101)은 전처리 결과를 분배하는 피드백버스, (102)는 신호처리모듈이며, 이 신호처리모듈(102)는 입력기억장치(103), 처리유니트(104), 출력기억장치(105), 타이밍제어유니트(106)을 갖는다. (107)은 출력포트(112)에서의 피드백 데이타를 피드백버스(101)로 출력하는 와이어드OR회로, (108)은 출력포트(112)에서의 출력데이타(111)을 출력버스(113)으로 출력하는(113)으로 출력하는 와이어드OR회로, (109)는 신호처리모듈(102)로의 입력데이타의 입력포트, (1l0)은 신호처리모듈(102)로의 피드백 데이타의 입력포트, (19)는 데이타출력단자이다.

제8도는 제7도에서 하나의 신호처리모듈(102)를 보다 상세하게 도시한 구성도이며, 제8도에서, (120)은 어드레스생성기(AGU A), (121)은 입력포트(109)를 거쳐서 입력버스(100)에서 데이타를 입력하는 입력2중메모리(MEM A), (122)는 입력포트(110)을 거쳐서 피드백버스(101)에서 데이타를 입력하는 입력2중메모리(MEM B)이고, 이 입력 2중메모리(121), (122)에 의해 입력기억장치(103)을 구성한다. (123)은 어드레스생성기(AGU B), (124)는 X-버스, (125)는 Y-버스, (126)은 파이프라인 연산유니트(PAU) 이며, 이 파이프라인 연산유니트(126)의 입력단자 EX1은 X-버스(124)에 접속되고, 또 입력단자 EX2는 Y-버스(125)에 접속되어 있다. (127)은 출력측이 X-버스(124)에 접속된 데이타메모리(MEM P(Q)), (128)은 출력측이 Y-버스(125)와 데이타메모리(127)에 접속된 어드레스생성기(AGU P(Q)), (12g)는 출력측이 X-버스(124), Y-버스(125)에 접속된 모드레지스터(MDR)이며, 상기 어드레스생성기(120), (123), (128)과 파이프라인 연산유니트(126), 데이타메모리(127), 모드레지스터(129)에 의해 처리유니트(104)를 구성하고 있다.

(130)은 Z-버스이며, 이 Z-버스(130)은 어드레스생성기(120), (123), (128)과 파이프라인 연산유니트(126), 데이타메모리(127), 모드레지스터(129)의 각 입력측에 접속되어 있다. (131)은 시퀸서(SEQ), (132)는 시퀀서(131)의 출력측에 접속된 명령메모리(IRAM), (133)은 명령메모리(132)의 출력측에 접속된 디코더(DEC)이며, 이 디코더(133)의 출력측은 Z-버스(130)과 출력버스(134)에 접속되어 있다. 또한, 상기 시퀸서(131), 명령메모리(132), 디코더(133)에 의해 타이밍제어유니트(106)을 구성하고 있다. 이 출력버스(134)는 모드레지스더(129)의 입력측과 Z-버스(130)에 접속되어 있다. (135)는 출력버스(134)에 접속된FIFO메모리(MEM C), (136)은 출력버스(134)에 접속된 FIFO메모리 (MEM D)이고, 이 FIFO메모리(135), (136)에 의해 출력기억장치(105)를 구성하고 있다. (111)은 FIFO메모리(135)의 출력포트, (112)는FIFO메모리(136)의 출력포트이다.

제9도는 전형적인 동작화상의 고능률 부호화기의 알고리듬의 구성예를 도시한 도면이며, 도면에 있어서, (140)은 입력영상신호의 입력단자, (141)은 적어도 1프레임분의 용량을 가지며, 동시에 리드/라이트가 가능한 입력프레임버퍼, (142)는 나머지 차를 구하는 프레임간의 감산기, (143)은 블럭식별기, (144)는 부호화기, (145)는 부호화기(144)에서 출력되는 부호화 파라미터, (146)은 가변길이 부호화기, (147)은 비디오 다중부, (148)은 송신버퍼메모리, (149)는 부호화데이타의 출력단자이며, 입력단자(140)과 출력단자(149)사이에 상기 각부(141)∼(144), (146)∼(148)이 순차적으로 접속되어 있다.(150)은 부호화 파라이터(145)를 입력으로 하는 국부 복호화기, (151)은 프레임간 가산기, (152)는 루프내 필터, (153)은 부호화 프레임메모리, (154)는 부호화 완료전 프레임데이타, (155)는 움직임보상부, (156)은 입력프레임버퍼(141)에서 움직임보상부(155)로 공급되는 현재 프레임데이타, (157)은 움직임 벡터데이타, (158)은 움직임 보상부(155)에서 프레임간의 감산기(142)와 프레임간의 가산기(151)에 공급되는 움직임 보상후의 전프레임데이타, (159)는 피드백신호, (160)은 부호화제어부이며, 이 부호화제어부(160)은 비디오 다중부(147)로 부호화 제어정보(161), 입력프레임버퍼(141)로 피드포워드신호(162), 블럭식별기(143)으로 블럭식별제어신호(163), 부호화기(144) 및 가변길이부호화기(146)으로 부호화제어신호(164)를 각각 공급한다.

다음에 제7도에 따라 종래의 실시간 멀티프로세서형 신호처리장치의 전체의 동작에 대해서 설명한다. 이장치는 동작화상 신호처리를 대상으로 하여 1매의 화면을 몇개인가의 소화면으로 분할해서 각각에 하나의 신호처리모듈(102)를 할당하는 영역분할형의 병렬처리방식을 취한다.

먼저, 각각의 신호처리모듈(102)는 입력버스(100)을 래스터주사형으로 영상프레임단위로 전송되어 오는 입력데이타중의 담당영역인 소화면을 입력포트(109)를 거쳐서 1영상프레임시간을 소비하고 자율적으로 입력기억장치(103)에 기억한다. 동시에 처리의 내용에 따라서 전(前)영상프레임의 처리결과를 필요로 하는 경우, 피드백버스(101)을 거쳐서 피드백데이타중의 화면내의 담당영역에 해당하는 부분을 피드백데이타의 입력포트(110)에서 1영상프레임시간을 소비하고 입력기억장치(103)에 기억한다. 다음에 1영상 프레임시간 경과후, 입력기억창치(103)에 기억된 입력데이타와 피드백데이타를 처리유니트(104)에 의해서 소정의 신호처리를 행하고 결과를 구한다. 구해진 결과는 일시출력기억장치(105)에 기억된다.

출력기억장치(105)에서 출력포트(112)를 거쳐서 출력된 피드백데이타는 다른 신호처리모듈(102)와 타이밍을 동기하고, 와이어드OR회로(107)에 의해서 논리합을 취하여 출력버스(101)로 송출된다. 마찬가지로 출력기억장치(105)에서 출력포트(111)을 거쳐서 출력된 출력데이타는 다른 신호처리모듈(102)와 타이밍을 동기하고, 와이어드OR회로(108)에 의해서 논리합을 취하여 출력버스(113)으로 송출된다.

이것에 의해서 각각의 신호처리모듈(102)에 의해 개별적으로 처리된 소화면을 재차 1영상프레임 단위로 조립하는 것에 의해 영역분할형 열처리를 실현한다. 이 때문에, 각 신호처리모듈(102)의 처리개시 타이밍은 완전하게 동기할 필요가 있으며, 타이밍제어유니트(106)은 타이밍 동기 참조점인 영상프레임타이밍에 동기한 데이타 입출력 및 신호개시 타이밍을 각 부에 공급한다.

다음에 제8도에 따라 하나의 신호처러모듈(l02)의 개략적인 동작을 설명한다. 입력포트(109)에서 영상프레임 동기신호에 동기해서 프레임 단위로 입력되는 영상프레임중의 담당영역에 해당하는 데이타가 입력2중메모리(121)에 기억된다. 동시에 입력포트(110)에서 입력되는 부호화완료전 프레임 데이타중의 담당영역에 해당하는 부분과 그 주변의 데이타가 입력2중메모리(122)에 기억된다.

이 입력2중메모리(121), (122)는 각각 동일한 구성의 메모리 2면으로 구성되는 2중메모리 구성이며, 한쪽의 면으로 데이타를 라이트할 때, 다른쪽의 면은 X-버스(124), Y-버스(125)에 접속되고, 파이프라인 연산유니트(126)에 의해서 부호화 처리를 행하기 위하여 리드되어 있다. 이 입력2중메모리(121), (122)는 상술한 영상프레임 동기신호에 의해서 라이트/리드면이 전환되고, 영상프레임 단위로 끊임없이 입력포트(109), (110)에서 각각의 담당영역에 해당하는 데이타를 입력하도록 구성되어 있다.

X-버스(124), Y-버스(125)로 리드되는 데이타는 시퀀스(131) 이 나타내는 명령메모리(132)의 어드레스에 따라서 리드되는 80비트길이의 수평형 마이크로 코드를 디코더(133)으로 디코드한 신호에 의해서 제어되는 어드레스생성기(120), (123)이 각각 입력2중메모리(12l), (122)에 대해서 나타내는 데이타 메모리 어드레스에 대응한 데이타이다.

X-버스(124), Y-버스(125)에 리드된 데이타는 파이프라인 연산유니트(126)에 병렬로 입력되어 부호화, 국부복호화등의 일련의 신호처리를 실행한 후, Z-버스(130)으로 출력되고, 출력버스(134)를 통하여 부호화 출력은 FIFO메모리(135), 국부복호화 출력은 FIFO메모리(136)에 라이트된다.

FIFO메모리(135), (136)은 각각 FIFO 구성의 버퍼메모리이며, 각각 영상프레임 동기신호에 동기한 타이밍에서 만들어지는 담당영역의 리드제어타이밍에 따라서 출력데이타 및 국부복호데이타로 되는 피드백데이타가 각각 출력포트(111) 및 (112)에서 리드되고, 다시 1매의 영상프레임 국부복호데이타와 1프레임의 주사순서에 따른 부호화 출력데이타가 얻어진다.

어드레스생성기(128)의 출력에 의해서 제어되는 데이타메모리(127)은 파이프라인 연산유니트(126)의 처리에 필요한 워크메모리 및 정수를 기억한 테이블에 사용되고, 모드레지스더(129)는 디코더(133)에서의 이미디어트(immediate)로드용 레지스터등의 레지스터 화일로 구성되어 있다. ·

이 신호처리장치에서는 이상과 같이 영역분할형의 병렬처리를 기본으로 해서 신호처리모듈(l02)의 각각이 독립된 하나의 소화면을 취급하는 처리를 실시간으로 행하는 것을 목적으로 한 것이다. 이 신호처리창치에서 제9도에 도시한 바와같은 부호기를 실현하는 경우, 실현 가능한 부분은 가변길이 부호와기(146), 비디오 다중부(147), 송신버퍼(148), 부호화제어부(160)을 제외한 부분이다. 즉, 1영상프레임내의 연속된 처리에는 부적당하며, 완전하게 프레임내에서 분할 가능한 입력프레임버퍼(141)에서 블럭식별기(143), 부호화기(144), 국부복호화기(150), 부호화 프레임메모리(153), 움직임 보상부(155)에 이르는 프레임간의 부호화 루프처리에 한정된다.

각각의 신호처리모듈는 프레임마다 동일한 처리를 행하기 때문에 명령메모리(132)에 기억되는 처리프로그램은 동일한 것이어도 좋다. 또 1프레임을 M개(M은 1이상의 정수)로 분할하면 하나의 신호처리모듈(102)가 실시간에서 처리할 수 있는 화소당 처리사이클수 Nc는

Mc : 기계사이클 주파수(Hz)

Tf : 1프레임 주기(sec)

Mp : 담당영역의 수평화소수

Np : 담당영역의 수직화소수

로 주어진다.

이 때문에, 예를들면 1프레임을 4분할하여 각각에 신호처리모듈(102)를 할당한 경우, 처리사이클수 Nc는 4배로 되어 분할수를 늘리는 것에 의해 매우 초고속처리가 필요한 비디오신호처리에 있어서도 비교적 저속의 신호처리모듈(102)에서 실시간처리가 가능하게 된다.

종래의 실시간 멀티프로세서형 신호처리장치는 이상과 같이 구성되어 있으프로, 비디오신호처리를 행하기의해서는, 예를들면 다음과 같은 문제점이 있었다.

(a)초고속처리를 행하기 위해서는 1프레임을 다수의 소화면영역으로 세분할 필요가 있지만, 신호처리 알고리듬에 의한 최소의 처리단위 이하에서는 독립된 처리가 불가능하게 되므로 병렬수를 늘릴수가 없어 실시간 처리를 할 수 없다.

(b)각각의 실호처리모듈로 고정적인 부하배분을 하고 있기 대문에, 그 각 신호처리모듈의 처리시간에 편차가 생기는 처리에서는 처리시간의 할당을 최악의 값으로 설정할 필요가 있으며, 처리능력에 여유가 있음에도 불구하고 불필요하게 병렬수가 증대한다.

(c)데이타 입력에 1프레임시간, 데이타처리에 1프레임시간을 요하고, 입력/출력과 함께 1프레임분의 버퍼메모리를 필요로 하기 매문에 메모리 규모가 증대하고, 또 지연시간이 많게 된다. 이 때문에 피드백제어등의 루프지연이 크며, 예를을면 제9도중의 부호화제어부(160)을 실현하는 것이 곤란하다.

(d)완전하게 병렬처리를 대상으로 하고 있기 때문에, 예를를면 동일한 화면내의 전체를 수평으로 주사하는 처리는 실행이 불가능하다.

본 발명의 목적은 상기와 같은 문제점을 해소하기 위하여 이루어진 것으로, 신호처리 알고리듬의 자유도를 보증하면서 보다 적은 프로세서수, 메모리용량으로 효율좋은 처리를 할 수 있는 실시간 멀티프로세서형 신호처리창치를 얻는 데 있다.

본 발명에 관한 실시간 멀티프로세서형 신호처리장치는 신호처리 알고리듬의 최소처리 단위인 데이타 블럭단위로 여러개의 신호처리 프로세서에 의해 적절하게 병렬, 직렬처리를 행할 수 있도록 구성함과 동시에, 데이타블럭마다 처리제어 파라미터를 부가하여 각각의 신호처리 프로세서가 자율적으로 실행제어를 행하도록 구성한 것이다.

본 발명에서 실시간 멀티프로세서형 신호처리장치는 상위의 데이타 흐름제어부를 설정해서 각 신호처리프로세서의 부하배분을 동적으로 실행하고, 각각의 신호처리프로세서 사이는 블럭단위의 입출력데이타, 파라미터 데이타를 비동기로 통신하는 2포트 메모리를 거쳐서 접속함과 동시에, 공유메모리내로 피드백 데이타의 라이트, 참조를 행하기 위한 입출력부를 마련한 것에 의해 최소구성으로 효율좋은 실시간 병렬/직렬처리의 실현을 가능하게 한다.

이하, 본 발명의 1실시예를 도면에 따라서 설명한다.

제1도는 본 발명에 관한 실시간 멀티프로세서형 신호처리장치의 구성예를 도시한 도면이며, 도면에서(1)은 제어수단으로서의 데이타 흐름제어부(DFC), (2)는 이 데이타 흐름제어부(1)에서 출력되는 제어파라미터데이타, (3)은 피드백데이타와 대용량데이타 테이블등을 기억한 공유메모리(CM), (4)는 각 신호처리프로세서(PE)(18)의 처리상태를 기억한 타스크 테이블(TB), (5)는 공유메모리(3)과 타스크 데이블(4) 및 각 신호처리 프로세서(18)에 접속된 적어도 하나의 버스로 되고 상태통지수단으로서의 기능을 갖는 공유버스(C-BUS), (6)은 비디오입력등을 행할 때 데이타 흐름제어부(1)에 공급되는 1영상 프레임의 개시시점을 식별하는 영상프레임 동기신호(Fp), (7)은 다음에 기술하는 출력제어부(8)에서 출력되는 송출버퍼등의 점유상태 내지 데이타 발생량과 1프레임 데이타 처리종료등을 데이타 흐름제어부(1)에 통지하는 퍼드백 데이타(Fb), (8)은 여러개의 신호처리 프로세서(PE)(l8)에서 출력되는 처리완료 블럭을, 예를들면 영상프레임의 주사순으로 재구성하고, 일정한 출력속도로 데이타를 출력하기 위한 버퍼메모리를 구비한 출력제어부(OC), (9)는 아날로그 입력신호의 입력단자, (10)은 A/D변환기, (11)은 디지탈화된 입력데이타, (l2)는 2포트 메모리로 구성된 파라미터 메모리(PM), (13)은 아날로그 입력신호(11)을 일시 기억하여 블럭형성수단으로서 기능하기 위하여 2포트 메모리로 구성된 입력프레임 버퍼, (14)는 파라이터 메모리(12)를 신호처리 프로세서(18)에 접속하는 버스, (15)는 블럭단위로 데이타를 신호처리 프로세서(18)에 접속하는 버스, (16)은 공유버스(5)에 접속된 공유버스 입출력포트, (17)은 데이타 흐름제어부(1)에서의 타이밍 제어신호를 주고 받기 위한 인터럽트 제어포트, (l8)은 각각의 신호처리 프로세서(PE)이며, 이 신호처리 프로세서(18)은 기동제어수단으로서 작용하는 소프트웨어를 갖고, 신호처리 프로세서 상호간 및 최종단의 상기 신호처리프로세서(18)과 출력제어부(8)이 버스(14), (l5)로 접속되어 있다. (19)는 출력제어부(8)에서 일정한 속도, 타이밍으로 데이타가 출력되는 출력단자, (20)은, 예를를면 버스(14), (15)롤 거쳐서 순차적으로 직렬로 접속된 파라미터 메모리(12)와 입력프레임버퍼(13) 및 여러개의 신호처리 프로세서(18)로 이루어지는 멀티프로세서모듈이다. 이 멀티프로세서모듈은 상기 데이타 흐름제어부(1)과 출력제어부(8)에 병렬로 접속되어 있다.

제2도는 제1도에서 신호처리 프로서서(18)의 내부구성예를 도시한 도면이며, 도면에 있어서(30)은 공유버스 입출력포트(16)을 접속하는 단자, (31)은 인터럽트 제어포트(17)을 접속하는 단자, (31)은 인터럽트서어포트(17)을 접속하는 단자, (32)는 버스(14) 및 (15)를 접속하는 단자, (33)은 마찬가지로 인접하는 신호처리 프로세서 상호간에서 버스(14), (15)를 접속하는 단자, (34)는 버스(16)을 거친 공유버스(5)의 접속/개방을 제어하여 경합제어수단으로서의 기능을 갖는 외부버스제어부(BUS-CONT), (35)는 이 외부버스제어부(34)에서 초기시에 신호처리 프로그램을 기억한 라이트 가능한 명령메모리(WCS)(36)으로 로드하는버스, (37)은 외부버스제어부(34)로 공유버스(5)의 접속을 요구하는 BUSREQ, (38)은 BUSREQ(37)을 허가하는 것을 나타내는 BUSACK, (39)는 명령메모리(36)에서 신호처리 프로그램에 따라서 순차적으로 리드되는 명령코드, (40)은 신호처리 프로그램에 따라서 데이타 처리를 고속으로 실행하는 디지탈 신호처리프로세서(DSP), (41)은 인터럽트 제어부(INTR-CONT)(45)로 이 디지탈 신호처리 프로세서(40)에서 인터럽트를 접수한 것을 통지하는 INTACK, (42)는 그 반대로 인터럽트를 요구하는 것을 디지탈 신호처리프로세서(40)으로 통지하는 INTREQ, (43)은 외부버스제어부(34)를 통해서 공유버스(5)로 내부버스(44)를 접속하는 버스이며, 내부버스(44)는 디지탈 신호처리 프로세서(40)에 직접 접속되어 있다.(45)는 데이타흐름제어부(1)에서의 인터럽트 신호를 처리하는 인터럽트 제어부(INTR-CONT), (46)은 처리완료데이타블럭의 파라미터를 내부버스(44)를 거쳐서 2포트 메모리(49)로 라이트하는 버스, (47)은 마찬가지로 처리완료 블럭을 2포트 메모리(49)로 라이트하는 버스, (48)은 2포트 메모리(49)내의 작업용 메모리와 내부버스(44)를 접속하는 버스이다. 상기 2포트 메모리(49)는 인접하는 신호처리 프로세서(18)로 단자(33), 버스(14), 버스(15)를 거쳐서 데이타를 출력하는 파라미터 메모리와 데이타 메모리 및 작업용 메모리를 구비한 2포트 메모리이다.

제3도는 제1도에서 도시한 실시간 신호처리장치의 내부제어동작을 설명하는 도면이며, 상기 제1도와 동일부분에는 동일부호를 붙이고 설명을 생략한다.

도면에 있어서, (50)은 데이타 흐름제어부(1)의 제어동작을 나타내는 블럭, (51)은 신호처리 프로세서(18)내부의 파라미터의 해석동작을 나타내는 블럭, (52), (53), )(54)는 각각 파라미터에 따른 개별적인 신호처리 서브루틴 A, B, C의 동작을 나타내는 블럭, (55)는 2포트 메모리(49)에 기억된 파라미터의 내용을 나타내는 블럭, (56)은 마찬가지로 2포트 메모리(49)에 기억된 처리완료 블럭데이타의 내용 D를 나타내는 블럭이다. 제4도는 제1도에 도시한 실시간 멀티프로세서형 신호처리창치에서 실행되는 블럭단위의 직렬, 병렬처리에 의해 하나의 데이타블럭이 일련의 기능처리를 순차적으로 실시하고, 출력결과를 얻을 때까지의 파라미터 데이타와 처리블럭데이타의 관계의 일예를 설명하는 도면이며, 도면에 있어서, (60)은 1프레임내에 있어서 입력블럭의 위치를 나타내는 블럭어드레스(BAD), (61)은 해당 블럭을 받는 처리의 종별을 나타내는 처리번호(PN), (62)는 마찬가지로 처리의 결과를 식별하는 플래그(PFLG), (63)은, 예를들면 8개의 서브블럭을 모아서 하나의 처리블럭으로 한 데이타 블럭도이다.

제5도는 본 시스템에 의해서 화상부호화 처리를 행한 경우의 제4도에서의 데이타 블럭(63)의 1영상 프레임과의 대응예를 도시한 도면이며, 도면에 있어서, (65)는 1영상프레임, (66)은 예를들면 16라인×16와소로 분할한 데이타블럭, (67)은 이 데이타블럭을, 예를들면 다시 4라인×4화소의 8블럭으로 분할한 서브블럭이다.

다음에 제1도에 따라 그 동작에 대해서 설명한다.

A/D변환기(10)에 의해서 디지탈화된 입력데이타(11)은, 예를를면 영상프레임 동기신호(6)에 동기해서 입력프레임 버퍼(13)으로 래스터 형상에 주사되면서 기억된다. 입력프레임버퍼(13)으로 기억된 입력데이타(11)은 블럭단위로 데이타 흐름제어부(1)에서 초기 파라미터 데이타(2)가 부가되고, 이 파라미터 데이타(2)는 파라이터 메모리(12)에 기억된다. 이들 파라미터 메모리(12), 입력프레임버퍼(13)은 2포트메모리로 구성되어 독립된 2개의 포트사이에서 라이트/리드가 동시에 가능하게 되어 있다.

다음에 파라이터 메모리(12), 입력프레임버퍼(13)에서 각각 데이타 블럭단위로 리드되어 버스(14), (15)에 의해 보내진 파라미터와 데이타블럭은 블럭단위로 일련의 기능처리의 최초의 처리를 신호처리 프로세서(l8)로 실행하고, 이 신호처리 프로세서(18)내의 2포트메모리(49)에 그 결과와 리라이트된 파라미터가 라이트된다. 이것을, 인접하는 신호처리 프로세서(18)사이에서 순차적으로 처리를 실행하고, 블럭단위로 파이프라인 처리를 실행하는 것을 기본으로 하는 구성이 프로세서모듈(20)이다.

이와같이 블럭단위로 처리를 실행하는 것에 의해, 예를들면 부호화 완료전프레임 데이타와 같은 피드백데이타를 참조하는 경우, 공유버스(5)에 접속된 공유메모리(3)에 피드백 데이타도 버스(16)에서 기억하는 것에 의해 라이트를 행한 신호처리 프로세서(18)과는 별도의 신호처리 프로세서(l8)이 공유버스(5)를 거쳐서 참조된다. ·

각각의 신호처리 프로세서(18)은 1단위(블럭처리)가 종료한 시점에서 현재 처리가 종료하고 있는 것을 나타내는 상태를 타스크데이블(4)에 기억하고, 다음의 처리를 기다린다. 데이타 흐름제어부(1)은 타스크 테이블(4)를 주사하여 전단 신호처리 프로세서(18)의 처리가 종료한 시점에서 인터럽트 신호를 해당 신호처리프로세서(18)로 송출하고, 다음의 블럭처리를 개시한다. 이것을 반복하는 것에 의해 각각의 신호처리 프로세서(18)의 동작제어의 실행을 행한다.

또, 프로세서모듈(20)마다 블럭단위의 병렬처리를 행하기 때문에, 각각 프로세서모듈(20)의 입력프레임버퍼(13)중의 데이타 처리상태를 초단 신호처리 프로세서(18)의 상태정보에 의해서 검지하고, 각 블럭데이타를 적절한 부하배분에 의해서 멀티프로세서모듈(20)마다 분배해서 입력한다.

데이타흐름 제어부는 1프레임의 처리가 종료한 경우, 대기상태의 프로세서가 있어도 기동은 걸리지 않고, 모든 프로세서 처리가 종료할 때까지 기다린다. 모든 프로세서가 대기상태로 되면 영상프레임의 동기신호에 동기하여 파라미터등을 갱신한 후, 새롭게 프로세서에 기동을 거는 것에 의해 동기를 취할 수가 있다.

이들의 결과는 초기의 제어파라미터 데이타(2)에 의해서 표시되고, 신호처리 프로세서(18)은 이것을 해독하는 것에 의해 해당 블럭에 대한 처리를 식별해서 해당하는 처리를 실행한다. 이 중에는, 예를들면 제9도에 도시된 블럭식별기(143), 부호화기(144), 국부복호화기(l50), 프레임간의 감산기(142), 움직임 보상부(155), 프레임간의 가산기(151), 가변길이 부호화기(l46)등의 기능처리 이외에 단순히 블럭데이타를 전송하는 처리등의 부하분산만을 행하는 것도 포함된다.

데이타 흐름제어부(1)에서는 초단의 파라미터를 제어하는 것에 의해 멀티프로세서모듈(20)중의 할 수 가있으며, 이것에 의해서 각 신호처리 프로세서(18)이 가능한한 효율좋게 동작하도록 부하를 배분한다.

즉, 데이타흐름 제어부(1)은 각 신호처리 프로세서(18)의 상태를 관리하고 있는 타스크 테이블(4)에 의해 처리를 종료한 신호처리 프로세서(18)이 걸리프로, 대기상태로 된 신호처리 프로세서(18)에 대해서 파라미터 메모리(2)로 할당영역을 라이트한후, 처리기동상태로 한다. 이와같이 하는 것에 의해 대기상태로 된 신호처리 프로세서(18)에 차례로 부하분산처리시킬 수가 있다.

출력제어부(8)은 이들 불균일한 시간에 출력되는 처리결과의 블럭을, 예를들면 입력영상 프레임의 주사순으로 재구성하여 출력단자(19)에 대한 결과출력을 생성함과 동시에 피드백 데이타(7)을 생생해서 데이타 흐름제어부(1)로 통지한다.

출력제어부(8)은, 예를를면 제9도에 있어서의 비디오 다중부(147) 및 송신버퍼 메모리(148)을 담당하고, 이 송신버퍼 메모리(148)에서 피드백신호(159)를, 제1도에서의 데이타 흐름제어부(1)을 담당하는 부호화제어부(160)으로 출력한다.

이 데이타 흐름제어부(1)은 상술한 부하배분 및 제9도에 있어서의 부호화 제어부(160)을 담당하고, 블럭식별제어신호(163), 부호화 제어신호(164)를 구하여 제어파라미터데이타(2)중으로 다중해서 전체의 특성제어를 실행하는 것이다. 예를들면, 타스크 테이블에 각 프로세서가 동작중이면 "1", 대기상태일 때는 "0"이 라이트된 경우, 데이타 프로세서 제어부는 "0"이 라이트된 프로세서에 대하여 차례로 기동을 걸어온다.

제2도에서 단일의 신호처리 프로세서(18)은 데이타 흐름제어부(1)에서의 인터럽트를 처리기동 시점으로하여 파라미터 메모리(12)를 판별하는 것에 의해 버스(15)를 내부버스(44)를 통해서 입력하고, 판별결과에 따라서 디지탈신호처리 프로세서(40)에 의해서 1단위의 블럭데이타 처리를 행한다.

이 결과와 리라이트한 파라미터를 2포트 메모리(49)에 라이트하고, 외부버스제어부(34)를 통해서 타스크테이블(4)에 상태를 세트하고 다음의 처리를 기다린다. 인터럽트 제어부(45)는 데이타 흐름제어부(1)에서의 인터럽트를 디지탈 신호처리 프로세서(40)과 인터페이스 한다. 2포트 메모리(49)로 라이트된 파라미터 데이타는 단자(33)에 접속된 인접하는 신호처리 프로세서(18)에 의해서 리드되고, 다음단의 처리가 실행된다.

제3도는 데이타 흐름제어부(1)에 의한 이들의 처리의 흐름을 도시한 것으로, 공유메모리(3)으로의 피드백 데이타 라이트/참조, 타스크 테이블(4)로의 상태 라이트를 공유버스(5)를 거친 데이타흐름제어부(1)과의 제어와 파라미터 해석(51)에 의한 신호처리 프로세서(18)내에서의 기동처리제어 관계가 도시되어 있다.

제4도에는 입력블럭데이타(63)에 대응해서 부가되는 제어파라미터 데이타(2)의 내용의 리라이트와 처리의 흐름이 도시되어 있다. 제어파라이터 데이타(2)에는, 예를들면 1프레임내의 위치 내지 블럭의 시간적 순서를 나타내는 블럭어드레스(60)과 다음에 실시하는 처리종별과 처리 내용에 의해 참조하는 플래그(62)가 포함되어있다. 이 블럭어드레스(60)은, 예를들면 화면의 끝점인 경우의 특수처리를 식별하는 것 및 처리종료시에 출력제어부(8)에 의해서 데이타를 재구성하는데 사용된다. 플래그(62)는, 예를들면 제9도에서의 부호화제어정보(161), 블럭식별제어신호(163), 부호화제어신호(164)및 블럭식별기(143)의 결과등을나타낸다. 입력블럭데이타(63)은 단위처리에서 취급하는 최소의 사이즈로 설정하지만, 예를를면 제9도에 도시한바와같이 움직임 보상부(l55)가 l6×16사이즈인 블럭, 블럭식별기(143)이후가 4×4사이즈인 블럭으로 취급하도륵 단위처리마다 블럭사이즈가 다른 경우, 8개의 4×4사이즈인 브럭을 16×16사이즈인 블럭으로 모아서 최대의 블럭사이즈와 그것에 포함되는 서브블럭의 사이즈가 경합하도륵 설정한다. 이 블럭은 화상부호화를 행하는 경우에 통상의 1프레임을 정사각형으로 세분화한 소화면에 대응한다.

제5도는1프레임(65)가 블럭(66), 서브블럭(67)로 분할되는 예를 도시한 것이다.

상기 실시예에서는 신호처리 프로세서(18)을 만일의 디지탈 신호처리 프로세서(40)으로 한 것을 도시하였지만, 더욱 고속인 처리를 행하는 경우에는 여러개의 디지탈 신호처리 프로세서(40)을 갖도록 구성한 계층형 구성으로 하여도 좋다. 이 경우의 신호처리 프로세서(18)의 구성을 제6도에 도시한다. 이 때, 데이타흐름제어부(1)에 대한 부하가 중대하는 관계 때문에 신호처리 프로세서(18)의 내부에 국부데이타 흐름제어부(70)과 국부공유메모리(71) 및 국부타스크 테이블(72)를 마련하고, 신호처리 프로세서(18)내에서의 최적부하배분을 국부적으로 행한다. 국부공유버스(73)에 접속되 디지탈 신호처리 프로세서(40)의 데이타 흐름은 신호처리 프로세서(18)내부인 것을 제외하면, 제1도에 도시된 것과 마찬가지로 된다. 예를들면, 움직임 보상을 예로 된다. 신호처리 프로세서(18)내부의 신호처리 프로세서(40)은 제1단째에서는 전프레임 블럭과 현재블럭의 왜곡계산을 실행하고, 제2단째에서는 제1단째에서의 왜곡데이타에서 최소왜곡을 검출하고 움직임벡터를 구하는 등 효율이 좋은 연산이 가능하게 된다.

또, 상기 실시예에서는 직렬/병렬을 조합한 구성으로 하였지만, 완전병렬 내지 완전직렬로 한 구성이어도 신호처리 용도에 따라서는 유효하며, 실시간 처리가 가능하게 된다.

또한, 상기 실시예의 구성으로 되는 본 발명은 다음과 같은 특징이 있다.

(1) 여러개의 디지탈 신호처리 프로세서를 멀티프로세서모듈과 마찬가지로 접속하고, 내부의 처리기동 제어만을 담당하는 국부데이타 흐름제어부, 국부공유버스, 국부공유메모리로 구성하고, 이 유니트를 여러개 접속하는 것에 의해 계층적 구성의 상기 멀티프로세서 유니트로 한 것을 특징으로 한다.

(2) 화상신호처리를 행하는 경우에 있어서, 1매의 화상데이타를 직사각형으로 세분한 소화면을 상기 데이타 블럭으로 하고, 이 크기를 상기 기능처리에서 취급하는 최대 내지 최소의 크기와 일치시켜서 상기 처리파라미터의 공간적 위치정보로써 상기 1매의 화상데이타중의 화면의 위치를 이용하는 것을 특징으로 한다.

(3) 데이타 흐름제어부에 있어서, 타스크 테이블을 일징한 주기로 주사하고, 각 프로세서의 처리상황을 판정하는 판정수단과 이 판정수단의 결과를 가지고 각 신호처리모듈이 다음의 신호처리 블럭이 처리 가능한가 아닌가를 결정하고, 처리가능한 경우에는 인터럽트 제어부로 인터럽트 신호를 송출하여 처리기동을 행하고, 처리불가능한 경우는 처리가능한 신호처리모듈로 상기 신호처리 블럭의 전송을 지시하는 제어수단을 구비한 것을 특징으로 한다.

(4) 타스트 테이블올 주사하는 일정한 주기의 병렬처리를 행하는 경우는 상기 신호처리 블럭의 입력주기의 병렬수의 배로 하고, 직렬처리를 행하는 경우는 이 입력주기와 동일하게 한 시간의 1/n(n은 1이상의 정수)로 하고, 입력데이타 프레임(예를를면, 영상프레임)에 동기하는 것에 의해 실시간과의 정합을 취하는 것을 특징으로 한다.

(5) 동작화상의 프레임 사이의 부호화를 행하는 경우에 있어서, 부호화 완료전프레임 화상을 기억하는 프레임 메모리를 상기 공유 메모리로 하고, 신호처리 프로세서 유니트에서 처리된 신호처리 블럭을 상기 공유버스를 거쳐서 공유메모리내의 해당 위치에 라이트하는 것에 의해 피드백 데이타를 형성하고, 다른 신호처리 블럭에서 공유버스를 거쳐서 이 피드백 데이타를 참조하는 것으로 새로운 영상프레임의 처리를 행하는 제어수단과 공유메모리내의 해당 위치에 전프레임의 피드백 데이타의 라이트가 완료하지 않은 경우는 그 처리의 실행시기를 지시하는 제어수단을 구비하도록 상기 데이타 흐름제어부를 구성한 것을 특징으로 한다.

이상과같이 본 발명에 의하면, 데이타 흐름제어부에 의해서 부하배분을 행하고, 제어파라미터 데이타에 의해서 프로세서간의 제어에 있어서의 각 신호처리 프로세서의 제어오버헤드를 극도로 단축하여 블럭단위로 여러개의 신호처리 프로세서의 처리를 적절하게 직렬/병렬처리가 가능하도록 구성하였으므로, 비교적 저속의 디지탈 신호처리 프로세서를 사용하여도 이것을 효율좋게 제어하는 것이 가능하며, 비디오 신호처리와같은 초고속적인 처리인 경우라도 보다 적은 신호처리 프로세서수로 프로그램머블, 또한 가변데이타포맷의 실시간 처리창치가 얻어지는 효과가 있다.

Claims (4)

1. 여러개의 데이타로 구성되는 데이타블럭에 대한 일련의 기능처리를 조합시킨 신호처리 연산을 그 기능처리마다 개별적으로 기술한 여러ㅐ의 서브프로그램을 기술하는 외부에서 라이트 가능한 명령 메모리(36), 이 명령메모리와 개별적으로 상기 신호처리 연산실행에 사용하는 데이타 메모리를 내부버스를 거쳐서 접속하고, 상기 기능처리의 어느것인가를 데이타 블럭단위로 상기 명령메모리에 기술된 서브프로그램의 기술에 따라서 실행하는 디지탈 신호처리 프로세서(40), 상기 실행하는 기능처리의 종별과 상기 데이타블럭의 시간적, 공간적위치 및 순서를 나타내는 블럭어드레스(60)과 그 데이타블럭(63)의 처리후의 속성을 나타내는 정보로 이루어지는 처리파라미터를 그 데이타 블럭마다 부가해서 1단위의 신호처리블럭을 형성하는 블럭형성수단, 상기 처리파라미터를 해독해서 이들이 나타내는 상기 기능처리의 1단위마다 기동을 행하는 기동제어수단, 이 기동제어수단을 실행하는 타이밍을 외부에서의 인터럽트로 제어하는 인터럽트 제어부(45), 상기기능처리를 실행중인가 아닌가를 나타내는 처리상황을 외부로 통지하는 상태통지수단, 상기 내부버스(44)를 거쳐서 외부의 데이타 메모리에서 상기 기능처리의 실행에 따른 상기 1단위의 신호처리블럭을 리드하는 데이타 입력버스, 상기 내부버스에 접속된 한쪽의 포트에서 상기 기능처리를 실시한 결과의 1단위의 신호처리블럭을 라이트하고, 다른쪽의 포트를 외부로 해방하여 이것과 독립적으로 리드 및 라이트가 가능한 적어도 1이상의 2포트 메모리(49), 상기 내부버스와 외부에 마련된 적어도 1이상의 데이타버스로 이루어지는 공유버스를 다른 외부디바이스를 사용하지 않는 경우에만 접속하는 경합제어수단을 구비하여 상기 1단위의 신호처리 블럭 내지 임의의 데이타분의 데이타 전송을 행하는 외부버스제어부(34)로 구성된 1단의의 신호처리프로세서 유니트(18), 여러개의 신호처리 프러세서 유니트를 직렬 및 병렬로 배치해서 인접하는 것의 사이를 한쪽의 신호처리 프로세서 유니트내의 상기 2포트메모리의 외부로 해방한 포트와 다른쪽의 상기 데이타입력버스를 연결하는 것에 의해 접속하여 비동기 또한 신호처리 블럭단위로 데이타 전송을 행하는 전송제어수단을 갖고 상기 여러개의 신호처리 프로세서 유니트를 접속한 멸티프로세서모듈(20), 이 멀티프로세서모듈을 단수 또는 여러개 병렬 및 직렬로 배치하여 디지탈 신호를 블럭화하고, 프레임 내지 블럭단위로 실시간에서 한쪽의 포트에서 라이트하고, 다른쪽의 포트에서 상기 멀티프로세서모듈의 초단의 신호처리 프로세서중의 상기 입력버스에 접속하여 데이타 입력을 행하는 2포트메모리로 이루어지는 입력프레임버퍼(13), 상기 공유버스(5)에 접속되어 모든 신호처리 프로세서에서 상기 신호처리 블럭 내지 임의의 데이타수마다 데이다의 리드 및 라이트가 가능한 적어도 1이상의 공유메모리(3), 상기 각각의 신호처리 프로세서(18)중의 상기 상태통지수단을 기억하는 타스크 테이블(4), 상기 멀티프로세서모듈(20)의 최종단의 신호처리 프로세서(18)중의 상기 2포트 메모리(49)에 라이트된 최종처리완료의 신호처리블럭을 리드하여 상기 처리파라미터에 따라서 시간적, 공간적위치 및 순서에 따르도록 재구성한 후, 버퍼메모리에 일시 기억하고 일정한 속도로 출력하는 출력제어부(8), 상기 타스크 테이를(4)에 기억된 내용을 일전한 주기로 주사하여 상기 출력제어부(8)에서 통지되는 상기 버퍼메모리의 점유량등의 피드백 정보에 따라 각 신호처리 프로세서의 기동담당처리를 결정하고, 상기 각 신호처리 프로세서 인터럽트 제어부(45)로 기동을 지시하는 제어수단, 상기 입력프레임버퍼에 새롭게 입력되는 신호처리 블럭마다 새롭게 상기 처리파라미터를 생성하고, 입력프레임버퍼에 대응하는 위치에 라이트 수단을 구비한 실시간 멀티프로세서형 신호처리 장치.
2. 특허청구의 범위 제1항에 있어서, 또 상기 타스크 테이블(4)를 일정한 주기로 주사하여 각 프로세서의 처리상황을 판정하는 판정수단과 이 판정수단의 결과를 가지고 각 신호처리모듈이 다음의 신호처리블럭이 처리가능한가 아닌가를 결정하고, 처리 가능한 경우에는 인터럽트 제어부(45)로 인터럽트신호를 송출하여 처리기동을 행하고, 처리 불가능한 경우는 처리 가능한 신호처리모듈로 상기 신호처리블럭의 전송을 지시하는 제어수단을 구비한 데이타 흐름제어부(1)을 포함하며, 타스크 테이블을 주사하는 일정한 주기의 병렬처리를 행하는 경우는 상기 신호처리블럭의 입력주기의 병렬수를 배로 하고, 직렬처리를 행하는 경우는 이 입력주기와 동일하게한 시간의 1/n(n은 1이상의 정수)로 하여, 입력데이타 프레임에 동기하는 것에 의해 실시간의 정합을 취하는 것을 특징으로 하는 실시간 멀티프로세서형 신호처리 장치.
3. 특허청구의 범의 제1항에 있어서, 또 화상신호처리를 행하는 경우에 있어서, 1매의 화상데이타를 직사각형으로 세분한 소화면을 상기 데이타블럭으로 하고, 이 크기를 상기 기능처리해서 취급하는 최대 내지 최소의 크기와 일치시켜서 상기 처리파라이터의 공간적 위치정보로써 상기 1매의 화상데이타중의 소화면의 위치를 사용하며, 동작화상의 프레임 사이의 부호화를 행하는 경우에 있어서, 부호화 완료전 프라임화상을 기억하는 프레임 메모리를 상기 공유메모리(3)으로 하고, 신호처리 프러세서 유니트(18)에서 처리된 신호처리블럭을 상기 공유버스(5)를 거쳐서 공유메모리내의 해당 위치에 라이트하는 것에 의해 피드백 데이타를 형성하고, 다른 신호처리블럭에서 공유버스를 거쳐서 이 피드백 데이타를 참조하는 것으로 새로운 영상프레임의 처리를 행하는 제어수단과 공유메모리내의 해당위치에 전프레임이 피드백 데이타의 라이트가 완료하지 않은 경우는 그 처리의 실행시기를 지시하는 제어수단을 구비하도륵 상기데이타 흐름제어부(1)을 구성한 것을 특징으로 하는 실시간 멀티프로세서형 신호처리 장치.
4. 특허청구의 범위 제1항에 있어서, 또 여러개의 디지탈 신호처리 프로세서(40)을 멀티프로세서모듈(20)과 마찬가지로 접속하고, 내부의 처리기동제어만을 담당하는 국부 데이타 흐름제어부(70), 국부공유버스(73), 국부공유메모리(71)로 구성하고, 이 유니트를 여러개 접속하는 것에 의해 계층적 구성의 멀티프로세서 유니트(18)로 한 것을 특징으로 하는 실시간 멀티프로세서형 신호처리 장치.