KR920003816B1

KR920003816B1 - 변조기 및 송신기

Info

Publication number: KR920003816B1
Application number: KR1019890010847A
Authority: KR
Inventors: 요오이찌 마스다
Original assignee: 가부시끼가이샤 도시바; 아오이 죠이찌
Priority date: 1987-07-29
Filing date: 1989-07-29
Publication date: 1992-05-15
Also published as: DE3925116A1; FR2635424B1; GB8915772D0; US5016260A; GB2223382B; FR2635424A1; DE3925116C2; GB2223382A; JPH02124659A; KR910003972A; CA1303679C; JP2925158B2

Abstract

내용 없음.

Description

변조기 및 송신기

제 1 도는 본 발명의 한 실시예를 나타내는 회로 구성도.

제 2 도는 제 1 도의 발진회로의 한 구성예를 나타내는 회로도.

제 3 도는 제 1 도의 전환회로의 한 실시예를 나타내는 회로도.

제 4 도는 본 발명의 다른 실시예를 나타내는 회로 구성도.

제 5 도는 본 발명의 송신기에 적용한 실시예를 나타낸 회로 구성도.

제 6 도는 제 5 도의 발진 구성의 한 구성예를 나타낸 회로도.

제 7 도는 제 5 도의 전환 회로의 한 실시예를 나타내는 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 압전기판 2, 3 : 공진자

4 : 회로기판 5, 6 : 발진회로

7 : 전환회로 8 : 출력단자

9 : 입력단자

본 발명은 디지탈 통신등에 사용되는 변조기에 관한 것이다.

종래로부터 디지탈 신호를 무선이나 유선으로 전송하는 방법으로서 FSK(Frequency-shift keying) 즉, 주파수 시프트 키잉에 의한 변조방식이 알려져 있다.

이것은, 디지탈 변조신호가 "0"일 때에는 주파수 f0의 신호를 전송하는 일종의 주파수 변조 방식이다.

이 변조방식은, 복조되었을때의 신호와 잡음의 비율이 비교적 크게 취해지는 것과, 간단한 회로구성으로 실현시킬 수 있다는 등의 이유로 각종 분야에서 이용되고 있다. 이와 같은 FSK신호를 얻기 위해 FSK변조기로서는, 종래부터 전압제어 발진기가 사용되고 있었다.

즉, 디지탈 변조신호를 직접 또는 전압 변환하여 전압 제어 발진기의 제어단자에 입력하고, 디지탈 변조 신호가 "0"일때에는 전압제어 발진기가 주파수 f0으로 발진하며, "1"일때에는 주파수 f1으로 발진하도록 설정해두면 전압제어 발진기의 출력신호를 그대로 송신신호로서 사용할 수 있게 되는 것이다.

전술한 전압제어발진기에는 f0로 발진하고 있을때에는 f1의 주파수에, f1으로 발진하고 있을때에는 f0의 주파수로 각각 잡음이 발생하지 않도록 위상 잡음이 적은 발진회로를 사용할 필요가 있다.

따라서, 통상 탄성 표명파 공진자등의 압전 공진자를 발진원으로한 발진회로가 사용되고 있다.

그런데, 전술한 것같은 구성의 졸래의 FSK변조기의 경우, f0와 f1과의 주파수차, 즉 전압제어 발진기의 주파수 가변폭을 충분히 넓히려면 부하 θ가 작은 공진자가 필요하며, 반대로 위상잡음을 작게 하려면 부하 θ가 큰 공진수가 필요하다고 하는 모순된 문제가 발생한다.

또한, f0와 f1의 주파수 차를 어느정도 얻고자 하면 온도 특성은 좋지만 부하 θ가 큰, 예를들어 수정기판의 탄성 표면파 공진자를 사용할 수 없다는 문제가 있었다.

또한, 디지탈 변조신호가 "0"에서 "1" 또는 "1"에서 "0"으로 변화하면 전압제어발진기는 그 발진 루우프내의 시정수에 의해 발진 주파수가 각각 f0에서 f1, f1에서 f0로 완만히 변화한다.

따라서, 디지탈 입력신호의 비트레이트가 높아지면 전압제어발진기의 주파수 변화가 그것에 부가되지 않는다는 문제가 있었다.

또한, 디지탈 변조신호가 "0"에서 "1" 또는 "1"에서 "0"으로 변화하면, 전압제어 발진기는 그 발진 루우프내의 시정수에 의해 발진 주파수가 각각 f0에서 f1, f1에서 f0로 완만하게 변화한다. 따라서, 디지탈 입력 신호의 비트레이트가 높아지면 전압제어발진기의 주파수 변화가 그것에 따라가지 않는다는 문제도 있었다.

또한 FSK신호를 얻기 위한 다른 FSK변조기로서는 주파수 f0로 발진하는 제 1 의 발진기의 출력과, 주파수 f1에서 발진하는 제 2 의 발진기의 출력을 전환회로에 의해 디지탈 변조신호에 따라 전환하는 방식도 생각할 수 있는데, 전압제어 발진기를 사용한 FSK변조기에 비하여 회로가 복잡해져서 형상이 커지는 것과, 제 1 과 제 2 의 발진기의 발진 주파수의 상대 정밀도를 대향 생산시에 조정을 거침이 없이 일정하게 유지하기 곤란하다는 것, 또한 복수의 고주파 발진기를 동일한 프린트 배선 기판이나 반도체 집적회로 기판상에 형성한 경우 발진기 사이의 상호 간섭을 피할 수 없어서 혼변조나 끌어들이는 발진이 발생하는 등의 문제가 있어서 실현이 곤란했었다.

전술한 것처럼, 전압제어발진기를 사용한 종래의 FSK변조기는, 그 성능이 발진회로에 사용되는 압전 공진자의 특성에 의존하므로 디지탈 변조신호가 "0"일때의 주파수와 "1"일때의 출력주파수의 차이와, 공진자의 온도 특성을 임으로 선택할 수 없었다.

또한, 디지탈 변조신호의 비트레이트가 높아지면 사용할 수 없다는 문제도 있었다.

또한, 복수의 발진기와 그 출력의 전환회로를 사용하려고 하면 형상이 커지며, 대량 생산시에 출력주파수의 차이를 조정을 거치지 않고 일정하게 유지하기 곤란하며, 또한 발진기사이의 혼변조나 끌어들이는 발진이 일어나서 실현이 곤란했었다.

본 발명은 전술한 종래의 문제점을 해결하기 위해 이루어진 것으로서, 그 목적은 디지탈 변조신호가 "0"일때의 출력주파수와 "1"일때의 출력주파수의 차이를 임의로 선정할 수 있어서, 대량 생산시에도 그 차이를 조정하지 않고 일정하게 유지할 수 있어서, 디지탈 변조신호의 비트레이트가 높아도 사용할 수 있으며, 또한 소형인 FSK변조기를 제공하는 것을 목적으로 하는 것이다.

본 발명의 변조기는 복수의 압전 공진자와, 전술한 복수의 압전 공진자의 각각 1대 1에 대응하여 설치되고, 대응하는 압전공진자와 어울려 각각이 다른 주파수 신호를 출력하는 복수의 발진회로와, 변조되어야 할 디지탈 신호치에 따라 전술한 복수의 변조신호로서 출력하는 전환회로를 구비하는 것을 특징으로 한다.

또한, 전술한 압전 공진자로서는 탄성 표면파 공진자등이 적합하다.

본 발명에 관한 변조기에서는, 복수의 공진회로가 접속된 공진자의 공진주파수에 따라서 각각 다른 주파수로 발진한다.

그리고, 그 복수의 발진출력중 하나가 전환회로에서 디지탈 변조신호의 값에 따라 선택되어 출력된다.

즉, 디지탈 변조신호에 따라 FSK변조된 신호가 출력된다.

또한, 전환회로는 단순한 스위치동작을 위해 디지탈 입력신호의 변화에 따라 매우 빨리 추종한다.

그리고, 출력되는 신호의 복수의 주파수를 임의로 설정할 수 있으며, 그 주파수 간격을 대량 생산시에도 무조정으로 일정하게 유지할 수 있다.

또한, 디지탈 변조신호의 비트 레이트가 높아도 사용할 수 있으며, 출력신호의 위상잡음이 적어서, 온도특성, 안정도가 좋으며 또한 소형인 FSK변조기를 실현할 수 있다.

이하, 본 발명의 한 실시예에 대하여 도면을 참조하여 설명한다.

제 1 도는 본 실시예에 관한 회로구성도이다.

도면에서 압전기판(1)의 위에는 다수의 전극지로 된 제 1 의 탄성 표면과 공진자(2) 및 제 2 의 탄성 표면파 공진자(3)가 형성되어 있으며, 이러한 각 탄성 표면파 공진자(2), (3)는 각각 반도체 집적 회로기판(4)에 형성된 제 1 의 발진회로(5)와 제 2 의 발진회로(6)로 접속되어 있다.

또한, 발진회로 (5), (6)의 출력은, 그 발진회로(5), (6)과 동일한 집적회로기판(4)에 형성된 전환회로(7)에 입력되고, 이 전환회로(7)의 출력신호는 출력단자(8)에서 출력되며, 또한 전환회로(7)의 변조입력신호는 입력단자(9)에서 입력된다.

또한, 반도체 집적회로기판(4)에 형성된 전술한 각 회로(5), (6), (7)에는 도시되지 않은 전원단자에서 전원이 공급되고 있다.

이와 같은 회로에서, 제 1 의 탄성 표면파 공진자(2)의 공진주파수와 제 2 의 탄성 표면과 공진자의 공진주파수는 입력단자(9)에서 입력되는 디지탈 변조신호가 "0"일때에 필요한 출력신호 주파수 f0와, "1"일때 필요한 출력신호 주파 f1에 각각 일치하도록 사전에 설계되어 있다.

또한, 발진회로(5), (6)의 특성에 의해 탄성 표면파 공진자 (2), (3)의 공진주차수와 실제의 공진주파수는 아주 미세하지만, 어긋나는 경우도 있으므로, 경우에 따라서는 탄성표면파 공진자(2), (3)의 공진주차수는 이 어긋남을 고려하여 설계한다.

또한, 전환회로(7)는 입력단자(9)에서 입력되는 디지탈 변조신호가 "0"일때에는 공진회로(5)의 발진출력을 선택하여 출력하고, "1"일때에는 발진회로(6)의 발진출력을 선택하여 출력하도록 설계되어 있다.

이상과 같은 구성에 의해 제 1의 회로는 제 1 의 발진회로 (5)가 제 1 의 탄성 표면파 공진자(2)의 공진주파수에 따른 주차수 f0로 발진하고, 제 2 의 발진회로(6)가 제 2 의 탄성 표면파 공진자(3)의 공진주파수에 따른 주파수 f1으로 발진한다.

그리고, 전환회로(7)에 의해 입력단자(9)에서 입력되는 디지탈 변조신호가 "0"일때에는 제 1 의 발진회로 (5)의 발진주파수 f0의 신호가 출력단자(8)에서 출력되고, "1"일때에는 제 2 의 발진회로(6)의 발진주파수 f1의 신호가 출력단자(8)에서 출력된다.

즉, 입력단자(9)에서 입력되는 디지탈 변조신호에 따라 FSK변조된 신호가 출력단자(8)에서 출력된다. 또한 전술한 제 1 의 발진회로(5)와, 제 2 의 발진회로(6)는 출력레벨이나 온도특성을 동일하게 하기 위해 통상 동일한 회로로 구성된다.

제 2 도는, 제 1 의 발진회로(5) 및 제 2 의 발진회로 (2)의 한 구성예를 나타내는 구체적인 회로구성도이다. 제 1 의 발진회로(5)와 제 2 의 발진회로(6)와는 동일한 반도체 집적회로기판내에 형성된다.

따라서 발진회로 사이의 간섭을 가능한 작게 하기 위해 제 2 의 발진회로는 차동증폭기구성으로 되어 있다. 제 2 도에서, 트랜지스터(100)과 (101)은 차동증폭용 트래지스터 쌍이며, 그 각 콜렉터는 각각 동일한 저항치의 저항(102)와 (103)을 끼워서 전원단자(104)에 접속되어 있다.

또한, 트랜지스터(100)과 (101)의 각 에미터는 공통의 직류전류원(105)을 끼워서 접지단자(106)에 접속되고, 또한 그 각 베이스는 각각 동일한 저항치의 저항(107)과 (108)을 끼워서 바이어스회로(109)의 출력단자에 접속되어 있다.

또한, 바이어스 회로(109)는 전원단자(104)와 접지단자(106)에 접속되어 전원을 얻고 있다.

이와 같은 회로에 의해 차동증폭회로가 구성되고, 그 입력 즉 트랜지스터(100)과 (101)의 각 베이스는 탄성 표면파 공진자와의 접속단자(110)과 (111)에 각각 접속되고, 차동증폭회로의 출력 즉 트랜지스터(100)과 (101)의 각 콜렉터는 탄성 표면파 진공자와의 접속단자(112)와 (113)및 발진회로로서의 출력단자(114)와 (115)에 각각 접속되어 있다.

이상과 같이 구성된 회로는, 접속단자(110), (111), (112), (113)에 탄성 표면파 공진자(2), (3)를 접속하므로써 발진회로로서 동작한다.

제 1 도에 나타낸 것처럼 1로트형 탄성 표면파 공진자(2), (3)를 접속하는 경우에는, 접속단자(110) 또는 (111)의 한쪽과, 접속단자(112) 또는 (113)이 한쪽과의 사이에 접속한다.

전술한 차동 증폭기가 위상지연이 거의 없는 이상 증폭기로서 동작하는 낮은 주파수로 발진되는 경우에는, 접속단자(110)과 (113)과의 사이 또는 접속단자(111)과 (112)와의 사이에 탄성 표면파 진공자를 접속한다.

또한, 높은 주파수로 발진시키는 경우에는 저항(102), (103)과 트랜지스터(100), (101)의 콜렉터-베이스 사이에 기생용량이나 탄성 표면파 진공자의 기생용량등과의 시정수에 의해 트랜지스터(100)과 (101)의 각 콜렉터에 발생하는 출력전압의 위상이 지연되므로, 1포트형 탄성 표면파 공진자는 접속단자(110)과 (112)와의 사이 또는 접속단자(111)와 (113)과의 사이에 접속된 폭이 회로가 발진하기 쉬워진다.

이하의 설명에서는, 설명을 간단히 하기 위해 1포트형 탄성 표면파 진공자가 접속단자(110)과 (112)와의 사이에 접속되어 있는 것으로 설명한다.

이와 같은 발진회로의 발진출력은 트랜지스터(100)와 트랜지스터(101)의 콜렉터에 각각 접속된 출력단자(114)와 (115)에서 차동출력으로서 취급된다.

또한, 1포트형 탄성 표면파 공진자에서 접속단자(110)에 입력되는 전력과 접속단자(112)에서 얻어지는 전력과의 비, 즉 차동증폭회로의 전력증폭도는 1포트형 탄성 표면과 공진자의 손실을 충분회 보충할 수 있도록 설정한다.

이것은, 트랜지스터(100), (101)의 특성, 직류전류원(105)의 전류치, 저항(102), (103)의 저항치 등으로 결정된다.

이상과 같은 구성으로 제 2 도의 회로는, 접속단자(112) 즉, 차동 증폭회로의 출력에서 1포트형 탄성 표면파 공진자를 끼워서 접속단자(110) 즉, 차동 증폭회로의 입력에 정귀환이 처리되고, 회로가 발진하여 출력단자(114)와 (115)의 사이에서 발진출력히 얻어진다.

이때의 발진주파수는, 1포트형 탄성 표면과 공진자의 인터페이스가 낮아지는 주파수 즉, 공진 주파수가 되는데, 엄밀하게는 1포트혀 탄성 표면파 공진자의 일단에서 타단으로 전달되는 전압의 위상 변화량과, 접속단자(110)에서 접속단자(112)로 전달, 증폭되는 전압의 위상 변화량과의 합이 0℃ 또는 360℃의 정수배가 되는 주파수가 된다.

1포트형 탄성 표면파 공진자는 그 공진주파수를 중심으로 하는 매우 좁은 주파수 범위에서 일단에서 타단으로의 전압의 위상변화량이 급격히 약 180°변화한다.

따라서, 회로는 이 공진주파수를 중심으로 하는 매우 좁은 주파수 범위의 전술한 위상 변화량의 합의 조건을 만족하는 주파수로 발진한다.

단 공진 주파수에서 떨어짐에 따라서 1포트형 탄성 표면파 공진자의 인터페이스가 커져서 손실이 증가하므로, 그만큼 차동증폭회로의 증폭도가 필요해진다.

그런데, 전술한 설명에서는, 제 2 도의 발진 회로에 1포트형 탄성 표면파 공진자를 접속한 경우에 대하여 설명하였는데, 그 공진회로에는 2포트형 탄성표면파 공진자를 접속시킬 수도 있다.

1포트형 탄성과 공진자를 접속한 경우에는 경우에는 차동 증폭회로의 입력과 출력의 각각의 일단밖에 사용하지 않으므로 회로가 완전한 차동 동작이 되지는 않지만, 2포트형 탄성표면파 공진자를 접속한 경우에는 완전한 차동 동작을 시킬 수도 있다.

이하, 제 2 도의 발진회로에 2포트형 탄성 표면파 공진자를 접속한 경우에는 완전하 차동 동작을 시킬 수도 있다.

이하, 제 2 도의 발진회로에 2포트형 탄성 표면파 공진자를 접속한 경우에 대하여 설명한다.

2포트형 탄성 표면파 공진자를 접속하는 경우에는, 접속단자(110)과 (111)사이에 2포트형 탄성 표면파 공진자의 한쪽의 포트를 접속하고, 접속단자(112)와 (113)사이에 다른쪽의 포트를 접속한다.

차동 증폭회로에 따라 접속단자(110)과 (111)사이에 입력된 교류전압은, 증폭되어 접속단자(112)와 (113)사이에서 출력되는데, 그 위상은 반전하므로, 그 2포트형 탄성표면파 공진자의 한쪽의 포트와 다른쪽의 포트는 공진시의 각각의 포트에 발생하는 전압이 역상이 되는 극성에 접속된다.

단, 고주파에서는, 저항(102), (103)과 트랜지스터(100), (101)의 콜렉터 베이스간의 기생 용량이나 2포트형 탄성 표면파 공진자의 전극간 용량등의 시정수에 의해 트랜지스터(100)과 (101)과의 각 콜렉터 사이에 발생하는 출력전압의 위상이 크게 지연될때가 있다.

이와 같은 경우에는 공진시에 한쪽의 포트와 다른쪽의 포트에 발생하는 전압이 같은 상이 되는 극성에 접속한 쪽이 발진하기 쉬워진다.

또한, 한쪽의 포트와 다른쪽의 포트에 발생하는 전압을 역상에서 동일한 상, 또는 동일한 상에서 역상으로 하기 위해서는 어느한쪽의 포트의 접속극성을 반전시키는 것만으로 좋으며, 경우에 따라서는, 2포트형 탄성표면파 공진자의 설계를 변경하고, 한쪽의 포트와 다른 쪽의 포트와의 음향적인 거리를 1/2파장 어긋나게 하므로써도 가능하다.

이 회로의 발진출력은, 트랜지스터(100)과 트랜지스터(101)의 콜렉터에 각각 접속된 출력단자(114)와 (115)에서의 차동출력으로서 추출된다.

또한, 2포트형 탄성 표면파 공진자를 제외한 다른 소자에 따라 구성되는 차동 증폭회로의 입출력간의 전력증폭도 즉, 접속단자(110)과 (111)의 사이에 입력된 전력과 접속단자(112)와 (113)의 사이에서 얻어지는 전력과의 비는 2포트형 탄성 표면파 공진자의 손실을 총분히 보충할 수 있도록 설정한다.

이것은, 트랜지스터(100), (101)의 특성, 직류전류원(105)의 전류치, 저항(102), (103)의 저항치등에 따라 결정된다.

이상과 같은 구성으로 제 2 도의 회로는 접속단자(112)와 (113)의 사이 즉, 차동 증폭회로의 출력에서 2포트형 탄성 표면파 공진자를 끼워서, 접속단자(110)과 (111)의 사이 즉, 차동증폭회로의 입력에 포지티브 피드백이 처리되고, 차동증폭회로의 입력에 포지티브 피드백이 처리되고, 회로가 발진하여 출력단자 (114)와 (115)의 사이에서 발진출력이 얻어진다.

이때의 발진주파수는 2포트형 탄성 표면파 공진자의 포크 사이의 임피던스가 낮아지는 주파수 즉, 공진주파수가 되는데, 엄밀하게는 2포트형 탄성 표면파 공진자의 한쪽의 포트에서 다른쪽의 포트로 전달되는 전압의 위상 변화량과 접속단자(110)과 (111)의 사이에서 접속단자(112)와 (113)의 사이로 전달, 증폭되는 전압의 위상 변화량과의 합이 0℃ 또는 360℃인 정수배가 되는 주파수가 된다.

2포트형 탄성 표면파 공진자는 그 공진 주파수를 중심으로 하는 매우 좁은 주파수 범위에서 급격히 포트사이의 전압의 위상의 변화량이 약 180°변화한다.

따라서, 회로는 이 공진 주차수를 중심으로 하는 매우 좁은 주파수 범위의 전술한 위상 변화량의 합의 조건을 만족하는 주파수로 발진한다.

단, 공진주파수에서 떨어짐에 따라서 포트 사이의 임피던스가 커져서 손실이 증가하므로, 그만큼 차동증폭회로의 증폭도가 필요해진다.

제 2 도의 발진회로를 제 1 도의 변조기에서 사용한 경우의 효과인데, 우선 제 2 도의 회로에서 전원단자(104)에서 흘러 들어온 전원전류는 바이어스회로(109)로 흐르는 전류와, 저항(102), 저항(100)과 트랜지스터(100), 트랜지스터(101)를 끼워서 직류전류원(105)으로 흐르는 전류뿐이다.

따라서, 전원단자(104)에서 흘러든 전류는 직류뿐이며, 발진 주파수의 고주파전류는 흐르지 않는다.

왜냐하면, 바이어스회로(109)는, 트랜지스어(100), (101)에 직류 바이어스 전압을 공급하는 것 뿐이므로, 직류밖에 흐르지 않고, 직류전류원(105)에는 일정한 직류전류밖에 흐르지 않으므로, 트랜지스터(100)과, (101)은 한쪽의 전류가 증가하면 다른쪽의 전류가 감소하는 차동 동작이 되고, 저항(102)와 저항(103)에 흐르는 전류의 합은 항상 일정해지기 때문이다.

이러한 것에서, 전원단자(104)와 접지단자(106)과의 사이에 접속되는 직류전원에 또 하나의 발진회로를 접속했다고 하더라도 서로 상대방의 발진회로에 대하여 잡음원이 되는 일은 없다.

제 3 도는 제 1 도에 나타낸 전환회로(7)의 한구성예를 나타낸 구체적인 회로구성도이다.

집적회로인 것을 고려하여, 회로는 차동출력구성으로 되어 있다.

우선, 제 1 도의 발진회로(5)로부터의 출력이 입력되는 제 1 의 차동입력단자(201)의 일단은 트랜지스터(202)의 베이스에, 타단은 트랜지스서(203)의 베이스에 각각 접속되고, 제 2 의 발진회로(6)로부터의 출력신호가 입력되는 제 2 의 차동 입력단자(204)의 일단은 트랜지스터(205)의 베이스에 접속되고, 타단은 트랜지스서(206)의 베이스에 접속되어 있다.

그리고, 트랜지스터(202)와 트랜지스터(203)의 에미터는 트랜지스터(207)의 콜렉터에, 트랜지스터(205)와 트랜지스터(206)의 에미터는 트랜지스터(208)의 콜렉터에 각각 접속되어 있다.

또한, 트랜지스터(202)와 트랜지스터(205)의 콜렉터는 저항(209)를 끼워서 전원단자(211)에, 트랜지스터(203)과 트랜지스터(206)과의 콜렉터는 저항(210)을 끼워서 전원단자(211)에, 트랜지스터(207)과 트랜지스터(208)의 에미터는 직류전류원(212)을 끼워서 접지단자(213)에 각각 접속되어 있다.

또한, 트랜지스터(207)의 베이스에는 바이어스회로(214)가 접속되고, 트랜지스터(208)의 베이스는 저항(215)을 끼워서 변조 입력단자(216)에 접속되어 있다.

또한, 접지단자(213)와 전원단자(211)와의 사이에는 직류 전원이 접속된다.

이와 같은 구성에 의해 제 3 도의 전환회로는 변조입력단자(216)에서 입력되는 디지탈 변조신호가 "0"일때, 즉, 변조입력단자(216)의 전위가 바이어스회로(214)에서 트랜지스터(207)의 베이스에 인가되는 전압보다 충분히 낮을때에는 트랜지스터(208)가 CUT, OFF하여 전류가 흐리지 않게 되어 직류원(212)의 전류가 트랜지스터(207)를 통하여 흐른다.

또한, 직류 전원 전류원(212)의 전류는 저항(209), 저항(210), 트랜지스터(202) 및 트랜지스터(203)를 통하여 흐른다.

따라서, 차동입력 단자(201)에서 입력된 신호는 트랜지스터(202)와 트랜지스터(203)에 의해 차동 증폭되어 출력단자(217)에서 출력된다.

그런데, 트랜지스터(208)에 전류가 흐르지 않으므로, 트랜지스터(205)와 트랜지스터(206)에도 전류가 흐르지 않게 되어, 트랜지스터(205)와 트랜지스터(206)은 증폭소자로서 동작하지 않고, 차동입력단자(204)에서 입력된 신호는 증폭되지 않는다.

따라서, 차동 입력단자(201)에서 입력된 신호즉, 제 1 의 발진회로(5)의 출력신호만이 증폭되어 차동 출력단자(217)에서 출력된다.

또한, 디지탈 변조신호가 "1"일때 즉, 변조입력단자(216)의 전위가 바이어스 회로(214)에서 트랜지스터(207)의 베이스에 인가되는 전압보다 충분히 높을 경우에는 트랜지스터(207)가 CUT,OFF되어 전류가 흐르지 않게 되고 직류전류원(212)의 전류가 트랜지스터(208)을 통하여 흐른다.

또한, 직류전류원(212)의 전류는 저항(209), 저항(210), 트랜지스터(205) 및 트랜지스터(206)을 통하여 흐른다.

따라서, 차동 입력단자(204)에서 입력된 신호는, 트랜지스터(205)와 트랜지스터(206)으로 차동 증폭되어 차동 출력단자(217)에서 출력된다.

그런데, 트랜지스터(207)에 전류가 흐르지 않으므로, 트랜지스터(202)와 트랜지스터(203)에도 전류가 흐르지 않게 되어 트랜지스터(202)와 트랜지스터(203)은 증폭소자로서 동작하지 않고, 차동입력단자(201)에서 입력된 신호는 증폭되지 않는다.

따라서, 차동입력단자(204)에서 입력된 신호 즉, 제 2 의 발진회로 (6)의 출력신호만이 증폭되어 차동 출력단자(217)에서 출력된다.

따라서, 차동입력단자(204)에서 입력된 신호 즉, 제 2 의 발진회로(6)의 출력신호만이 증폭되어 차동 출력단자(217)에서 출력된다.

이상과 같이, 제 3 도에 나타낸 전환회로는 디지탈 변조신호가 "0"일때에는 차동입력단자(201)에서 입력된 신호를 증폭하여 출력하고, "1"일때에는 차동입력단자(204)에서 입력된 신호를 증폭하여 출력한다는 전환동작을 하는데, 회로중에 특히 큰 시정수를 가진 콘덴서나 고저항이 존재하지 않으므로 매우 빨리 전환동작을 실행한다.

또한, 제 3 도의 트랜지스터(202)와 트랜지스터(203) 및 트랜지스터(205)와 트랜지스터(206)은 각각 차동증폭기로서 동작하므로, 접지단자(213)와 전원단자(211)와의 사이, 또는 입력단자(201), (204)와의 사이에 잡음이 인가되었다 하더라도, 그 잡음은 제거되어 차동출력단자(217)에서는 출력되지 않는다.

또한, 접지단자(213)와 전원단자(211)사이에 접속된 전원에서 회로로 흘러든 전류는 바이어스회로(214)에 흐르는 전류와 직류전류원(212)을 통하여 흐르는 전류뿐이다.

따라서, 직류전류만 흐른다.

그래서, 제 3 도의 전환회로는 전원에 접속된 발진회로등의 다른 회로에 대한 잡음원이 되지 않는다.

이상과 같은 이유에서 제 3 도의 전환회로는 집적회로에 매우 적합하다.

이어서, 전술한 제 1 도에 나타낸 실시예의 효과에 대하여 기술하는데, 우선, 제 1 도의 전환회로(7)는 발진회로(5)와 발진회로(6)의 출력을 선택하여 출력한다는 단순한 스위칭동작을 할 뿐이다.

따라서, 그 동작속도는 충분히 빠르며, 입력단자(9)에서 입력되는 디지탈 변조신호의 변화에 매우 빨리 추종한다.

따라서 디지탈 변조신호의 비트레이트가 높아도 문제가 되지 않는다.

또한, 디지탈 변조신호가 "0"일때의 출력신호의 주파수 f0와, "1"일때의 출력신호의 주파수 f1은 각각 탄성 표면파 공진자(2)와 (3)에 의해 독립적으로 결정된다.

따라서, 탄성 표면파 공진자(2), (3)의 부하(θ)와는 부관계로 f0와 f1을 설정할 수 있다.

그리고 탄성 표면파 공진자(2)와 (3)에는 부하(θ)가 높고 온도특성이 양호한 공진자를 사용할 수 있으므로, 위상잡음이 작고, 안정도가 높은 FSK신호원을 실현할 수 있다.

또한, 탄성 표면파 공진자(2)와 (3)은 동일한 압전기판(1)상에 형성되어 있으므로, 대량 생산시에 공진 주파수가 일정하지 않더라도 쌍방이 동일하게 일정하지 않으므로, 한쪽의 공진주파수가 내려가면, 다른 한쪽도 내려가고 또한, 한쪽의 공진주파수가 올라가면, 다른 한쪽도 올라간다.

마찬가지로, 공진회로(5)와 (6)도 동일한 반도체 기판(4)위에 형성되어 있으므로, 그 특성의 상대적인 불균일은 매우 작다.

따라서 f0와 f1의 주파수 간격은 대량 생산시에도 무조정으로 일정하게 유지시킬 수 있다. 또한, 제 1 도에 나타낸 실시예는 압전기판(1)의 칩과 반도체 집적회로기판(4)의 칩의 2칩만으로 구성할 수 있으므로, 그 패키징 형상을 매우 작게 할 수 있다.

그런데, 본 발명은, 전술한 실시예에 한정되는 것은 아니며, 여러가지로 변형시켜 실시할 수도 있다.

제 4 도는 본 발명의 다른 실시예를 나타낸 회로 구성도이다. 또한, 제 1 도와 동일 부분에는 동일 부호를 붙여서 중복되는 부분의 설명을 생략한다.

압전기판(1)상에는 제 1 의 탄성 표면파 공진자(2), 제 2 의 탄성 표면파 공진자(11)가 형성되어 있으며, 반도체 집적회로기판(4)에 형성된 제 1 의 발진회로(5), 제 2 의 발진회로(6), 제 3 의 발진회로(12), 제 4 의 발진회로(13)에 각각 접속되어 있다.

또한, 발진회로(5), (6),(12), (13)로부터의 출력신호는 동일한 집적회로기판(4)에 형성된 전환회로(14)에 입력되고, 전환회로(14)로부터의 출력신호는 출력단자(8)에서 출력되며, 또한 전환회로(14)로의 2비트의 변조입력신호는 각각 입력단자(15)와 (16)에서 입력되도록 구성되어 있다.

또한, 반도체 집적회로(4)에 형성된 전술한 각 회로에는 도시를 생략한 전원단자에서 전원이 공급되고 있다.

이와같이 구성된 제 4 도의 회로는, 입력단자(15), (16)에서 입력되는 2비트의 디지탈 변조신호가 "0"일때에는 제 1 의 발진회로(5)로부터 발진주파수 f0의 신호가 출력단자(8)에서 출력되고, 마찬가지로 "1"일때에는 제 2 의 발진회로(6)로부터의 발진주파수 f1의 신호가 "10"일때에는 제 3 의 발진회로(12)로부터의 발진주파수 f2의 신호가, "11"일때에는 제 4 의 발진회로(13)로부터의 발진주파수 f3의 신호가 각각 출력단자(8)에서 출력된다.

즉, 입력단자(15), (16)에서 출력되는 2 비트의 디지탈 변조신호에 따라 4가의 FSK 변조가 실현될 수 있는 것이다.

기타, 회로 동작에 대해서 제 1 도의 실시예와 동일하여 대락 동일한 효과를 얻을 수 있다.

동일한 사고방식으로, 3가나 5가 또는 그 이상의 FSK 변조를 실현할 수도 있다.

이와같이 본 발명에 따르면 전술한 것처럼 고성능인 FSK 변조기를 구성할 수 있는데, 또한 본 발명의 다른 실시예로서 FSK변조를 사용한 송신기를 구성할 수 있다.

제 5 도는 이와같은 FSK변조기를 송신기로서 사용한 한 실시예에 관한 회로 구성도이다.

동일한 도면에서, 압전기판(1)상에는 제 1 의 2포트형 탄성 표면파 공진자(21) 및 제 2 의 포트형 탄성 표면파공진자(22)가 형성되어 있으며, 이러한 각 탄성 표면파공진자(21), (22)는, 각각 반도체 집적회로기판(4)에 형성된 제 1 의 발진회로(23)와 제 2 의 발진회로(24)에 접속되어있다.

또한, 발진회로(23), (24)의 출력은, 그 발진회로(23), (24)와 동일한 반도체 집적회로기판(4)상에 형성된 전환회로(25)에 입력되고, 이 전환회로(25)의 출력신호는 전력증폭회로(26)에서 증폭되어 출력단자(8)에서 출력되고, 또한 전환회로(25)의 변조입력신호는 입력단자(9)에서 입력된다.

이 발진회로(23), (24), 전환회로(25), 전력증폭회로(26)는, 각각 소비전류 및 출력신호레벨을 동시에 가변할 수 있는 기능을 가지고 있으며, 그 제어단자 즉, 전력제어단자에는 각 회로와 동일한 반도체 집적회로기판(4)상에 형성된 전력제어회로(27)의 출력신호가 각각 입력된다.

전력제어회로(27)는 두개의 입력을 가지고 있으며, 한쪽은 반도체 직접회로기판(4)에 형성된 모든 회로의 소비전력 및 출력레벨을 설정하기 위한 입력으로서, 입력단자(28)에 접속되어 있다.

또 한쪽은 반도체 집적회로기판(4)에 형성된 모든 회로를 동작 또는 정지시키기 위한 입력으로, 입력단자(29)에 접속되있다.

또한, 반도체 집적회로기판(4)에 형성된 전술한 각 회로(23), (24), (25), (26), (27)에는 도시하지 않은 전원단자에서 전원이 공급되고 있다.

이후의 설명에서는, 설명을 간단히 하기 위해 입력 단자(29)에는 모든 회로를 동작시키는 신호 예를들면 디지탈 신호의 "1"이 입력되고, 입력단자(23)과 도시를 생략한 전원단자와의 사이에는 전력설정용 저항이 접속되어 모든 회로는 소정의 소비전류오 동작하고 있는 것으로 한다.

또한, 출력단자(8)에는 도시를 생략한 정합회로를 끼워서 안테나가 접속되어 있는 것으로 한다.

또한, 경우에 따라서는 정합회로를 통하지 않고 안테나를 직접 접속해도 좋다. 그리고, 제 5 도의 압전기판(1)과 반도체 집적회로기판(4)과는 동일한 패키지 내에 실제장착되어 있는 것으로 한다.

또한, 제 1 의 2포트형 탄성 표면파 공진자(21)의 공진주파수와 제 2 의 2포트령 탄성 표면파 공진자(22)의 공진 주파수와는 입력단자(9)에서 입력되는 디지탈 변조신호가 "0"일때에 필요한 출력신호 주파수 f0와, "1"일때에는 필요한 출력신호 주파수 f1에 각각 일치하도록 사전에 설계되어 있다.

또한, 발진회로(23), (24)의 특성에 의해 탄성 표면파공진자(21), (22)의 공진주파수와 실제의 발진주파수는 매우 미세하기는 하지만 어긋날 수도 있으므로, 경우에 따라서는 탄성 표면파 공진자(21), (22)의 공진주파수는 이 어긋남으로 고려하여 설계한다.

또한, 전환회로(25)는, 입력단자(9)에서 입력되는 디지탈 변조신호가 "0"일때에는 발진회로(24)의 발진출력을 선택하여 출력하도록 설계되어있다.

이상과 같은 구성에 따라 제 5 도의 회로는 제 1 의 발진회로(23)가 제 1 의 2포트형 탄성 표면파 공진자(21)의 공진주파수에 따른 주파수 f0로 발진하고, 제 2 의 발진회로(24)가 제 2 의 2포트형 탄성표면파 공진자(22)의 공진주파수에 따른 주파수 f1으로 발진한다.

그리고, 전환회로(25)에 의해 입력단과(9)에서 입력되는 "디지탈 변조신호가 "0"일때에는 제 1 의 발진회로(23)의 발진주파수 f0의 신호가 출력되고, 디지탈 변조신호가 "1"일때에는 제 2 의 발진회로(24)의 발진주파수 f1의 신호가 출력된다.

즉, 입력단자(9)에서 입력되는 디지탈 변조신호에 따라 FSK 변조된 신호가 전환회로(25)에서 출력된다. 그리고, 이 FSK 변조된 신호는, 전력증폭회로(26)에 의해 증폭되고 출력단자(8)에 정합회로를 통하여 접속된 안테나에서 전파로서 방사된다. 또한, 전술한 제 1 의 발진회로(23)와, 제 2 의 발진회로(24)는 제 1 의 실시예와 마찬가지로 통상 동일한 회로로 구성된다.

제 6 도는 전술한 제 1 의 발진회로(23) 및 제 2 의 발진회로(24)의 한 구성예를 나타내는 구체적인 회로 구성도이다. 제 6 도의 발진회로는 제 2 도의 발진회로를 변형한 것으로서, 제 2 도의 발진회로와 마찬가지로 차동증폭기 구성으로 되어있다. 제 6 도에서, 트랜지스트(100)과, (101)은 차동증폭을 하는 트랜지스터 항으로서, 그 각 콜렉터는 각각 트랜지스터(116)과 (117)의 콜렉터-에미터 사이와, 동일한 저항치의 저항(102)와 (103)을 끼워서 전원단자(104)에 접속되어있다.

또한, 트랜지스터(100)과 (101)의 각 에미터는 공통의 직류전류원(118)을 정하여 접지단자(106)에 접속되고, 각 베이스는 각각 동일한 저항치의 저항(107)과 (108)을 끼워서 마이어스회로(119)의 한쪽 출력에 접속되어있다.

이 바이어스회로(119)의 또 한쪽의 출력에는 트랜지스터(116), (117)의 각 베이스가 직접 접속되어있다.

또한, 콜렉터가 전원단자(104)에 접속된 트랜지스터(120)과 (121)의 각 베이스가 트랜지스터(116)과 (117)의 각 콜렉터에 각각 접속되어있다.

트랜지스터(120)과 (121)의 각 에미터는 각각 베이스와 콜렉터가 접속되고, 다이오드로서 동작하는 트랜지스터(122)와 (123)의 각 콜렉터-에이터 사이와 직류전류원(124)와 (125)를 끼워서 접지단자(106)에 접속되어있다.

또한, 직류전류원(118), (124), (125)는 전류치를 가변할 수 있는 기능을 구비하고 있으며, 전력제어단자(126)에 접속되어있다.

또한, 바이어스회로(119)는 전원단자(104)와 접지단자(106)에 접속되어 전원을 얻고 있는데, 소비전류를 가변할 수 있는 기능을 구비하고 있으며, 그 제어단자도 또한 전력제어단자(126)에 접속되어있다.

이상의 회로에 따라 차동 증폭회로가 구성되고, 그 입력 즉, 트랜지스터(100)과 (101)의 각 베이스는 탄성표면파 공진자와의 접속단자(110)과 (111)에 각각 접속되고, 차동증폭회로의 출력 즉, 트랜지스터(122)와 (123)의 에미터는 탄성표면파 공진자와의 접속단자(112)와 (113)에 각각 접속되어있다.

또한, 발진회로로서의 출력은 트랜지스터(100)과 (101)의 각 베이스에 각각 접속된 출력단자(114)와 (115)에서 얻고 있다.

이상의 설명에서는, 설명을 간단히 하기 위해 전력제어단자(126)에는 제 5 도의 전력제어회로(27)에서 제어신호가 인가되고 있는 것으로 하고, 직류전류원(118), (124), (125)의 전류치와 바이어스회로(119)의 소비전력은 소정된 값으로 지정되어 동작하고 있는 것으로 한다.

전술한 것처럼 구성된 제 6 도의 회로는 접속단자(110), (111), (112),(113)에 1포트형 또는 2포트형의 탄성 표면파 공진자를 접속하므로써 발진회로로서 동작한다. 탄성 표면파 공진자의 접속 방법 및 발진동작에 대해서는 제 2 도의 회로와 동일하므로, 여기에서는 상세한 설명을 생략하고, 제 6 도의 회로의 동작이 제 2 도의 회로의 동작과 다른점에 대해서만 아래에 설명한다.

우선, 차동증폭 소자로서 동작하는 트랜지스터(100), (101)의 콜렉터의 전위가 바이어스회로(119)에 의해 트랜지스터(116), (117)의 베이스에 인가되는 전압에서 트랜지스터(116), (117)의 베이스-에미터간 전압 약 0.7v를 줄인값으로 고정되고, 발진 상태에 있어서도 대략 일정해진다.

따라서, 특히 고주파로 문제가 되는 트랜지스터(100)과 (101)의 콜렉터-베이스간 기생 용량에 따라서 콜렉터 교류전압이 베이스에 네거티브 피드백되고, 트랜지스터(100)과 (101)의 증폭도가 등가적으로 저하되는 것을 저감시킬 수 있다.

이어서, 트랜지스터(100)과 (101)의 콜렉터 전류는, 각각 저항(102)와 (103) 및 트랜지스터(116)과 (117)의 콜렉터 에미터간을 통하여 흐른다.

따라서, 트랜지스터(120)과의 각 베이스에, 접속단자(112)와 (113)에서 입력된 교류신호가 증폭되어 인가된다. 트랜지스터(120)과 (122) 및 직류전류원(124)으로된 회로와, 트랜지스터(121)과 (123) 및 직류전류원(125)으로된 회로는 각각 소위 에미터, 플로워형의 버퍼증폭기로서 동작하고, 트랜지스터(120)과 (121)의 베이스에 인가된 교류전압은 이 회로를 끼워서 접속단자(110)과 (111)에서 출력된다.

버퍼 증폭기를 통하여 신호가 출력되므로, 탄성 표면파 공진자의 임피던스치에 따라서 제 6 도의 회로가 큰 영향을 받는 일없이 안정된 신호를 얻을 수 있다.

또한, 발진회로로서의 출력은 트랜지스터(100)과 (101)의 각 베이스에서 얻고 있는데, 이것은 트랜지스터(116)과 (117)의 각 콜렉터나 트랜지스터(122), (123)의 각 에미터등에서 얻을 수도 있다.

또한, 제 6 도의 발진회로에서는, 전원단자(104)와 접지단자(106) 사이에 접속된 전원에서 회로에 흐르는 전류는 모두 직류전류원(118), (124), (125) 및 바이어스회로(119)를 통하여 흐른다.

그리고, 이러한 직류전류원(118), (124), (125)의 전류치와 바이어스회로(119)의 소비전류는 전력제어단자(126)에 인가되는 신호에 따라 조정할 수 있다.

즉, 전력제어단자(126)에 인가되는 신호에 따라서, 회로전체의 소비전류를 조정할 수 있다. 경우에 따라서는 회로전체의 소비전류를 "0"으로 하고, 회로 동작을 정지시키는 소위 스탠바이상태로 할 수도 있다.

또한, 직류전류원(118), (124), (125)의 전류치가 변화하면 각 트랜지스터에 흐르는 전류치도 변화하므로, 차동증폭회로로서의 증폭도가 변화한다.

따라서, 전력제어단자(126)에 인가되는 신호에 따라 회로전체의 소비전력과 함께 출력단자(114)와 (115)에서 출력되는 발진출력의 레벨도 조정할 수도 있다.

이와같은 제 6 도의 발진회로를 제 5 도의 송신기에 사용한 경우의 효과는 우선 제 6 도에서 전원단자(104)와 접지단자(106)사이에 접속된 전원에서 이 회로에 흘러든 전류는, 모두 직류전류원(118), (124), (125) 및 바이어스회로(119)를 통하여 흐른다.

따라서, 전원단자에서 흘러든 전류는 직류뿐이며, 고주파 전류는 흐르지 않는다. 그래서 전원에 또 하나의 발진회로를 접지했다 하더라도 서로 상대의 발진회로에 대하여 잡음원이 되는 일은 없다.

또한, 다른 효과로서 발진회로 전체의 소비전류와 발진출력레벨을 조정할 수 있는 효과도 있다.

이상의 설명에서는, 제 5 도에서의 제 1 및 제 2 의 발진회로의 한 구성예로서 제 6 도의 발진회로를 사용한 경우에 대하여 설명하였다.

제 7 도는 제 5 도에서의 전환회로(25)의 한 구성예를 나타낸 구체적인 회로구성도이다. 집적회로인것을 고려하여 회로는 자동입력, 차동출력 구성으로 되어있다.

우선 제 1 의 발진회로 (23)로부터의 출력신호가 입력되는 제 1 의 차동입력단자(201)의 일단은 트랜지스터(218)의 베이스에, 타단은 트랜지스터(219)의 베이스에 각각 접속되고, 제 2 의 발진회로(24)에서의 출력신호가 입력되는 제 2 의 차동입력단자(204)의 일단은 트랜지스터(220)의 베이스에, 타단은 트랜지스터(221)의 베이스에 각각 접속되어있다.

그리고, 트랜지스터(218)과 (219)의 각 에미터는 공통의 제 1 의 직류 공통의 제 2 의 직류전원(223)을 통하여 각각 접지단자(213)에 접속되어있다.

또한, 트랜지스터(218)의 콜렉터에는 트랜지스터(224)와 (225)의 각 에미터가, 트랜지스터(219)의 콜렉터에는 트랜지스터(226)과 (227)의 각 에미터가, 트랜지스터(220)의 콜렉터에는 트랜지스터(228)과 (229)의 각 에미터가, 트랜지스터(221)의 콜렉터에는 트랜지스터(230)과 (231)의 각 에미터가 각각 접속되어있다.

또한, 트랜지스터(224), (227), (228, (230))의 각 베이스는 제 1 의 변조입력단자(232)에, 트랜지(225), (226), (228), (231)의 각 베이스는 제 2 의 변조입력단자(233)에 각각 접속되고, 트랜지스터(224), (228)의 각 콜렉터는 저항(234)를 통하여, 트랜지스터(227), (231)의 각 콜렉터는 저항(235)를 통하여 각각 전원단자 (211)에 접속되고, 트랜지스터(225), (226), (229), (230)의 각 콜렉터는 직접 전원단자(211)에 접속되어있다.

또한, 트랜지스터(224), (228)의 각 콜렉터는 차동출력단자(217)의 일단에 접속되고, 트랜지스터(227), (231)의 각 콜렉터는 차동출력단자(217)의 또 다른 일단에 접속되어있다.

또한, 제 1 의 직류전류원(222)과 제 2의 직류전류원(223)은 전류치를 가변할 수 있는 기능을 구비하고 있으며, 그 제어단자는 전력제어단자(236)에 접속되어있다.

이후의 설명에서는, 설명을 간단히 하기위해 전력제어단자(236)에는 제 5 도의 전력제어 회로(27)에서 제어신호가 인가되어있는 것으로 하고, 직류 전류원(222)와 (223)의 전류치는 소정의 값으로 조정되어 동작하고 있는 것으로 한다.

또한, 제 1 의 변조입력단자(232)와 제 2의 변조입력단자(233)은 , 차동입력으로서 동작하는데, 이하에서는 디지탈 변조 신호가 차동신호로 변환되어 변조입력단자(232)와 (233)에 인가되어 있는 것으로 하고, 디지탈 변조신호가 "0"일때에는 제 1 의 변조입력단자(232)의 전위가 제 2 의 변조입력단자(233)의 전위보다 충분히 높아지고, "1"일때에는 제 2 의 변조입력단자(233)의 전위가 제 1 의 변조입력단자(232)의 전위보다 충분히 높아지는 것으로 한다.

이와같은 구성에 따라 제 7 도의 전환회로는, 디지탈 변조신호가 "0"일때, 즉 제 1 의 변조입력단자(232)의 전위가 제 2 의 변조입력단자(233)의 전위보다 충분히 높을 때에는 트랜지스터(225), (226), (278), (231)의 베이스 전위가 트랜지스터(224), (227), (229), (230)의 베이스 전위보다 낮아지고, 트랜지스터(225), (226), (228), (230)은 CUT, OFF하여 전류가 흐르지 않게 된다.

따라서, 트랜지스터(218), (219)의 각 콜렉터 전류는, 각각 저항(234), (235) 및 트랜지스터(224)와 (227)의 각 콜렉터-에미터간을 통하여 흐르고, 트랜지스터(220)과 (221)의 각 콜렉터 전류는 트랜지스터(229)와 (230)이 각 콜렉터-에미터간을 통하여 흐른다.

따라서, 차동입력단자(201)에서 입력된 신호는 트랜지스터(218)과 (219)에 의해 차동증폭되어 출력단자(217)에서 출력된다.

그런데, 트랜지스터(220)과 (221)의 각 콜렉터 전류가 저항(234)와 (235)을 통하여 흐르지 않기 때문에, 차동입력단자(204)에서 입력된 신호는 출력단자(217)에 출력되지 않는다.

즉, 차동입력단자(201)에서 입력되는 발진회로(23)의 출력신호만이 증폭되어 출력단자(217)에서 출력된다.

이어서, 디지탈 변조신호가 "1"일때, 즉 제 2 의 변조입력단자(233)의 전위가 제 1 의 변조입력단자(232)의 전위에서 충분히 높을때에는 트랜지스터(224), (227), (229), (230)의 베이스 전위가 트랜지스터(225), (226), (228), (229)의 베이스 전위보다 낮아지며, 트랜지스터(224), (227), (229), (230)은 CUT,OFF하여 전류가 흐르지 않게 된다.

따라서, 트랜지스터(220), (221)의 각 콜렉터 전류는 각각 저항(234)와 (235) 및 트랜지스터(228)과 (231)의 각 콜렉터-에미터간을 통하여 흐른다.

따라서, 차동입력단자(204)에서 입력된 신호는 트랜지스터(220)과 (221)에 의해 차동증폭되어 출력단자(217)에서 출력된다.

그런데, 트랜지스터(218)과 (219)의 콜렉터 전류라 저항(234)와 (235)를 통하여 흐르지 않기 때문에 차동입력단자(201)에서 입력된 신호는 출력단자(217)에 출력되지 않는다.

즉, 차동입력단자(204)에서 입력되는 발진회로(24)의 출력신호만이 증폭되어 출력단자(217)에서 출력된다.

이상과 같이, 제 7 도에 나타낸 전환회로에서는, 디지탈 변조신호가 "0"일때에는 차동입력단자(201)에서 입력된 신호를 증폭하여 출력하고, "1"일때에는 차동입력단자(204)에서 입력된 신호를 증폭하여 출력한다는 전환동작을 실행하는데, 회로중에 특히 큰 시정수를 갖는 콘덴서나 고저항이 존재하지 않으므로, 매우 빨리 전환 동작을 한다.

또한, 제 7 도의 트랜지스터(218)과 트랜지스터(219) 및 트랜지스터(220)과 트랜지스터(221)은 각각 차동증폭기로서 동작하므로, 접지단자(213)과 전원단자(211)의 사이, 또한 입력단자(201), (204)의 사이에 잡음이 인가되었다.

하더라도 그 잡음은 제거되고, 차동 출력단자(217)에서는 출력되지 않는다.

또한, 접지단자(213)과 전원단자(211)사이에 접속된 전원에서 회로로 흘러든 전류는 제 1 의 직류전류원(222)를 통하여 흐르는 전류와 제 2 의 직류전류원(223)을 통하여 흐르는 전류뿐이며, 따라서 직류전류밖에 흐르지 않는다.

그래서, 제 7 도의 전환회로는 전원에 접속된 발진회로등의 다른회로에 대한 잡음원이 되지 않는다.

전술한 것처럼 제 7 도의 전환회로에서는, 전원단자(211)과 접지단자(213) 사이에 접속된 전원에서 회로로 흐르는 전류는 모두 직류전류원(222), (223)을 통하여 흐른다.

그리고, 이러한 직류전류원(222), (223)의 전류치는 전력제어단자(236)에 인가되는 신호에 의해 조정할 수 있다.

즉, 전력제어단자(236)에 인가되는 신호에 따라서 회로전체의 소비전류를 조정할 수 있다.

경우에 따라서는 회로전체의 소비전력을 제로로하고, 회로 동작을 정지시키는 소위 스탠바이 상태로 할 수도 있다.

또한, 직류전류원(222), (223)의 전류치가 변화하면, 각 트랜지스터에 흐르는 전류치도 변화하므로, 차동증폭회로로서의 증폭도가 변화한다.

따라서, 전력제어단자(236)에 인가되는 신호에 의해 회로전체의 소비전류와 함께 출력단자(217)에서 출력되는 출력신호의 레벨도 조정할 수 있다.

또한, 제 7 도의 전환회로는, 전환성능이 매우 높다는 특징이 있다.

예를들어 제 3 도에 나타낸것 같은 전환회로의 경우, 트랜지스터(202), (203), (205), (206)의 콜렉터-에미터간 기생 용량에 따라서 출력되지 않는측의 입력신호가 출력단자나 반대측의 입력단자에서 새는 경우가 있다.

그런데, 제 7 도의 전환 회로에서는, 트랜지스터(218), (219), (220), (221)의 각 콜렉터와 출력단자(217)의 사이 및 트랜지스터(218)과 (219)의 각 콜렉터와 트랜지스터(220)과 (221)의 각 콜렉터 사이에, 트랜지스터(220)과 (221)의 각 콜렉터 사이에, 트랜지스터(224), (227), (228), (231)이 접속되어 있으므로, 트랜지스터(218), (219), (220), (221)의 콜렉터-에미터간 기생 용량이 존재한다고 하더라도 전술한 누출 신호는 매우 작아지며, 전환 성능이 매우 높아진다.

이상, 제 7 도에서는 제 5 도의 전환회로(25)의 한예에 대하여 설명하였다.

그런데, 제 5 도의 송신기에는 전술한 설명의 발진회로(23), (24), 전환회로(25)외에, 전력증폭회로(26)과 전력제어회로(27)를 사용하고 있다.

전력증폭회로(27)에 대해서는 충분한 출력전력을 얻을 수 있는 회로 구성으로 하면 좋다.

단, 회로의 소비전력 및 출력신호 레벨을 조정할 수 있는 기능을 구비하는 것이 바람직하다.

또한, 전력변환 효율을 고려한 경우, 차동증폭회로 구성보다는 소위 싱글앤드형의 회로로한 것이 좋은 경우가 있다.

이경우, 발진회로, 전환회로가 차동증폭회로 구성으로 되어 있으며, 다른 회로로부터의 영향을 받기 어렵게 되어 있으므로, 전력증폭회로에 대해서는 차동증폭회로 구성으로 하지 않아도 좋다.

이때, 전환회로의 출력이 제 7 도에 나타낸것 같은 차동출력이라면, 어느 한쪽의 단자를 사용하면 좋다.

출력제어회로에 대해서는 입력단자(28)에 접속된 전력설정용 저항을 연결하여 전원에서 흘러드는 전류를 제어신호로 변화하여 각 회로에 출력하는 회로 구성으로 하면 좋다.

이 회로에 대해서도, 전술한 전력설정 저항의 저항치에 따라 소비전류가 변화하는 회로로 하는것이 바람직하다.

또한, 입력단자(29)에서 입력되는 신호에 따라서 출력에 접속된 각 회로와, 전력제어회로 자체를 동작 또는 정지시키는 기능을 갖도록 한다.

이하에, 전술한 제 5 도에 나타낸 실시예의 효과에 대하여 설명한다.

우선, FSK 변조기능에 관해서는 제 1 도의 실시예와 동일한 효과가 있다.

또한, 송신기로서는 거의 필요한 모든 기능이 하나의 패키지내에 내장되어 있으므로, 외부에 전원, 안테나 및 그 정합회로, 전력설정용 저항을 접속하는 것만으로 소형의 송신 시스템을 구성할 수 있다.

그리고, 외부에 접속하는 전력설정용 저항에 의해 소비전류 및 신호레벨을 가장 적합한 값으로 조정할 수 있다.

또한, 회로 전체의 동작 또는 정지를 외부 신호로 제어할 수 있어서 필요에 따라 회로전체의 소비전류를 거의 제로로 하여 소위 스탠바이 상태로 할 수 있는 등의 효과가 있다.

이상, 제 5 도에 나타낸 실시예에 대하여 설명하였다.

또한, 본 발명에 사용하는 발진회로나 전환회로는, 제 2 도, 제 3 도, 제 6 도, 제 7 도에 나타낸 회로에 한정되는 것은 아니다.

예를들어 제 2 도의 발진회로의 직류 전류원(105) 및 바이어스회로(109)와, 제 3 의 전환회로의 직류 전류원(212) 및 바이어스회로(214)에, 전류 가변기능 및 소비전류가변 기능을 갖게 함으로써 각각 제 5 도의 실시예의 발진회로와 전환회로에 사용할 수가 있다.

반대로, 제 6 도의 발진회로의 직류 전류원(118), (124), (125) 및 바이어스회로(119)와, 제 7 도의 전환 회로의 직류 전류원(222), (223)의, 전류가변 기능 및 소비전류 가변 기능을 갖게 함으로써 각각 제 5 도의 실시예의 발진회로와 전환회로에 사용할 수가 있다.

또한, 발진회로로서는 일본 특원소 63-45666호의 특허출원에 나타낸 것처럼 각종 발진회로도 사용할 수 있다.

이상, 요컨대 발진회로, 전환회로등의 각 회로는 본 발명에 필요한 기능을 얻을 수 있는 회로라면 어떤회로라도 좋다.

또한, 제 5 도의 실시예에 대해서는 전력제어 기능 즉 전력 제어회로(27)를 생략할 수 있다.

이경우, 기타의 각 회로도 소비전류조정기능, 출력신호 조정기능을 생략한다.

또한, 전환회로(25)의 출력으로 필요한 전력을 얻을 수 있는 경우에는, 전력증폭회로(26)를 생략할 수 있다.

이상, 설명한 실시예 및 그 변형예에서는 탄성 표면파 공진자는 동일한 압전기판상에 형성하는 것으로서 설명하였는데, 본 발명에 따르면 이것에 한정되는 것은 아니며, 동일한 재질이라면 별개의 복수의 압전 기판상에 형성하더라도 상관없다.

또한, 전술한 실시예 및 변형예에서는 발진회로는 탄성 표면파 공진자를 사용하여 발진시켰는데, 이것에 한정되는 것은 아니며 예를들어 탄성표면파 필터, 탄성 표면파 딜레이 라인, 수정공진자, 세라믹 공진자등을 사용하여 발진시켜도 좋다.

이경우, 압전기판상에 형성되는 전극의 형상은 각각 설계된다.

이 경우에도, 복수의 전술한 소자를 동일한 압전기판에 형성해도 좋으며, 동일재질이라면 개별적인 압전기판상에 형성하더라도 좋다.

또한, 반도체 집적회로 기판에는 발진회로와 전환회로 이외의 회로, 예를들면 입출력신호를 증폭하기 위한 증폭회로나 출력신호를 디지탈 신호로 변화하는 회로등을 형성해도 좋은것은 물론이다.

이상, 본 발명의 실시예 및 그 변형예에 대하여 설명하였는데, 요컨대 본 발명은 그 요지를 이탈하지 않는 범위에서 각종으로 변형하여 실시할 수 있다.

Claims

복수의 압전공진자와, 전술한 복수의 압전공진자의 각각에 1 대 1로 대응하여 설치되고, 대응하는 압전 공진자와 어울려 각각 다른 주파수 신호를 출력하는 복수의 발진회로와, 변조되어야 할 디지탈 신호치에 따라서 복수의 주파수 신호중 소정의 주파수 신호를 선택하여 변조신호로서 출력하는 전환회로를 구비한 것을 특징으로 하는 변조기.
제 1 항에 있어서, 복수의 압전공진자를 동일한 압전 기판상에 형성하고, 복수의 발진회로와 전환회로를 압전기판과 다른 동일한 기판상에 형성하여 이루어지는 것을 특징으로 하는 변조기.
제 1 항에 있어서, 발진회로는, 한쌍의 트랜지스터를 구비하고, 전술한 한쌍의 트랜지스터의 각각의 콜렉터는 저항을 통하여 전원에 접속되고, 각각의 에미터는 동일한 정전류원을 통하여 접지되고, 각각의 베이스 또는 각각의 콜렉터가 압전 공진자와 접속되는 것을 특징으로 하는 변조기.
제 1 항에 있어서, 전환회로는, 발진회로의 출력신호를 차동입력하여 증폭하는 증폭회로를 구비한 것을 특징으로 하는 변조기.
제 1 항에 있어서, 디지탈 신호는 2가 신호이며, 압전공진자 및 발진회로수는 2개인 것을 특징으로 하는 변조기.
제 1 항에 있어서, 디지탈 신호는 4가 신호이며, 압전공진자 및 발진회로수는 4개인 것을 특징으로 하는 변조기.
복수의 압전 공진자와, 복수의 압전공진자 각각에 1 대 1로 대응하여 설치되고, 대응하는 압전 공진자와 어울려 각각 다른 주파수 신호를 출력하는 복수의 발진회로와, 변조 되어야 할 디지탈 신호치에 따라 복수의 주파수 신호중 소정의 주파수 신호를 선택하여 변조신호로서 출력하는 전환회로와, 전환회로의 출력신호를 증폭하는 전력증폭회로를 구비한 것을 특징으로 하는 송신기.
제 7 항에 있어서, 복수의 압전 공진자를 동일한 압전 기판상에 형성하고, 복수의 발진회로와 전술한 전환회로와 전술한 전력증폭회로를 압전기판과 다른 동일한 기판상에 형성하여 된것을 특징으로 하는 송신기.
제 7 항에 있어서, 입력신호에 따라 복수의 발진회로, 전환회로, 전력증폭회로의 동작을 제어하는 전력제어회로를 구비한 것을 특징으로 하는 송신기.
제 7 항에 있어서, 발진회로는 압전 공진자의 출력신호를 차동입력하여 그 증폭하는 증폭회로를 구비한 것을 특징으로 하는 송신기.
제 7 항에 있어서, 전환회로는 발진회로의 출력신호를 차동입력하여 증폭하는 증폭회로를 구비한 것을 특징으로 하는 송신기.
제 7 항에 있어서, 증폭회로의 출력단자에 안테나를 접속하는 것을 특징으로 하는 송신기.
제 9 항에 있어서, 출력제어회로는 발진회로, 전환회로, 전력증폭회로의 소비전류를 "0"으로 할 수 있는 것을 특징으로 하는 송신기.