KR920003520B1 - 자성 매개 데이타 재생 시스템용 디지탈 장치 - Google Patents

자성 매개 데이타 재생 시스템용 디지탈 장치 Download PDF

Info

Publication number
KR920003520B1
KR920003520B1 KR1019840006640A KR840006640A KR920003520B1 KR 920003520 B1 KR920003520 B1 KR 920003520B1 KR 1019840006640 A KR1019840006640 A KR 1019840006640A KR 840006640 A KR840006640 A KR 840006640A KR 920003520 B1 KR920003520 B1 KR 920003520B1
Authority
KR
South Korea
Prior art keywords
signal
interval
pulse
input
code
Prior art date
Application number
KR1019840006640A
Other languages
English (en)
Other versions
KR850003022A (ko
Inventor
파시오 트로레티 보니
Original Assignee
하니웰 불 이탈리아 에스. 피. 에이.
프란세스코 카스텔라노
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하니웰 불 이탈리아 에스. 피. 에이., 프란세스코 카스텔라노 filed Critical 하니웰 불 이탈리아 에스. 피. 에이.
Publication of KR850003022A publication Critical patent/KR850003022A/ko
Application granted granted Critical
Publication of KR920003520B1 publication Critical patent/KR920003520B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

내용 없음.

Description

자성 매개 데이타 재생 시스템용 디지탈 장치
제1도는 본 발명에 다른 디지탈 장치를 구성하는 전형적인 데이타 처리 시스템의 블럭도이다.
제2도는 본 발명에 따른 디지탈 장치의 블럭도이다.
제3, 4, 5도는 제2도에 도시한 디지탈 장치중 타이밍 유니트, 측정유니트 및 속도에러 검지 유니트의 상세도이다.
제6도는 제3, 4, 5도의 회로의 나타나는 신호의 타이밍도이다.
제7도는 제2도에 도시된 장치중 속도 및 피크 시프트 에러 보상 유니트의 상세도이다.
제8, 9, 10도는 MFM 기록된 정보의 회복에 관해서 제7도의 피크시프트 보상 유니트에 포함된 메모리의 매핑(mapping)을 나타낸 것이다.
제11도는 제2도에 도시된 디지탈 장치중 재생 유니트의 상세도이다.
제12도는 제11도에 도시된 회로에 나타나는 신호의 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 디지탈 장치 2 : 구동장치
3, 5 : 제어기 4 : 중앙처리 장치
6 : 기억 장치 7 : 버스
8, 31A, 32A, 33A, 34A : 채널 10 : 발진기
20 : 타이밍 유니트
21, 23, 340, 341, 401, 402, 404, 405, 406, 409 : 플립플롭
24, 343, 348 : 나트 게이트
22, 310, 311, 342, 346, 347, 403, 408 : 카운터
25 : 시프트 레지스터 26, 344, 245, 407, 410 : 난드게이트
30, 31, 34, 40 : 논리 유니트 32, 33 : 논리보상 유니트
320 : 롬 331, 349 : 레지스터
330 : 메모리 441 : 앤드 게이트
본 발명은 디스크, 디스켓트(diskette) 또는 데이프등과 같은 자성서포트(support)에 기록된 2진 정보를 재생시키는 디지탈 장치에 관한 것이다. 자성 서포트에다 2진 정보를 기록시키는 방법중에서, 가장 많이 사용되는 방법을 단순 밀도로 알려진 FM(frequency modulation : 주파수 변조)과 이중 밀도로 알려진 (modified frequency modulation : 변형주파수 변조)이다. FM으로 기록되는 뒤이어 발생되는 비트(bit)는 판독될때 인접하는 기록 셀(recording cell)의 중앙에 펄스가 존재할 경우에는 ＂1＂로 나타나고, 펄스가 존재하지 않을 경우에는 ＂0＂로 나타난다. 각 셀은 셀의 시작을 규정하는 첫번째 타이밍 펄스와 그 다음 셀의 시작을 규정하는 두번째 타이밍 펄스로 한정되어진다. 셀에 관계되는 시간 간격은 사용되는 매체에 따라 변한다. 예로서, 20.32㎝(8인치)디스켓트에다 FM 기록을 할 경우 셀의 공칭길이는 4μsec이고, 두개의 계속되는 펄스 사이의 공칭시간 간격은 2μsec 또는 4μsec이다.
MFM 기록의 경우에, 뒤이어 발생되는 비트는 판독될때 인접하는 셀의 중앙에 펄스가 존재할 경우에는 ＂1＂로 나타내고, 펄스가 존재하지 안을 경우에는 ＂0＂로 나타난다. 그러나 FM 기록과는 달리 MFM 기록의 경우에 정보비트 ＂1＂에 관계되는 펄스가 상기 셀 또는 그이전 셀의 중앙에 나타나면 상기 셀의 시작을 규정짓는 타이밍 펄스가 나타나지 않는다.
MFM의 경우에도 역시 셀에 관계되는 시간 간격은 기록 매체에 따라 변한다. 예로서, 20.32㎝(8인치)디스켓트에다 MFM 기록을 할 경우 셀의 공칭길이는 2μsec이고 두개의 계속되는 펄스 사이의 공칭간격 시간은 2,3,4μsec이다. FM과 MFM 기록 방법상의 또 다른 자료들은 ＂아이비엠 두 사이드 디스켓트 오리지날 이큅먼트 매뉴팩추어 인포메이션(IBM Two side Diskette Original Equipment Manufactures Information)-제2판＂ 이라는 IBM의 문서 GA 21-9257-1에서 찾을 수 있다.
자성 서포트로 부터 판독되는 펄스 시퀸스(pulse sequence)는 재생 시스템에 적용되고, 재생 시스템의 출력에서는 입력된 시퀸스에 관게되는 2진 정보가 나온다. 이러한 펄스 시퀸스는 주기적으로 6 또는 12바이트인 소위 동기화장(synchronization field) 즉 모든 ＂1＂정보비트 또는 모든 ＂0＂정보비트가 기록되는 인접한 여러셀에 관계되는 선정된 펄스의 수를 가지고 있다.
재생 시스템에서 동기화장은 입력에서 정해진 펄스가 타이밍 펄스인지 또는 기록된 정보비트에 관계되는 펄스인지를 구별하는데 사용된다. 재생 시스템으로 뒤이어 발생되는 두펄스사이의 시간 간격과 그러한 펄스의 특성에 근거하여 자성 서포트에 기록된 정보를 정확하게 검지할 수 있다. 그러나 불행이도 연속되는 펄스 사이의 시간 간격만 측정하여 데이타를 재생시킬 경우 이러한 시간 간격이 그것의 공칭값과 다르게 나타나고 펄스 시퀸스가 재생 페이즈(phase)에서 오염될 수 있기 때문에 신뢰도가 좋지 않다.
이와 같은 차이점은 하기 두 요건에 기인한다. 첫번째 요건은 자성 서포트의 속도변화 즉 자성 서포트를 구동시키는 모타의 회전 속도오차이고, 두번째 요건은 기록된 펄스의 소위 피크 시프트(peak-shift)현상이다. 상기 피크 시프트는 인접하는 펄스 사이의 상호작용에 기인되는 것이다. 공지된 것과 같이 상기 시프트는 기록된 펄스의 밀도가 상수로 유지될 때 즉 연속되는 펄스 사이의 간격이 항상 일정할 때 ＂0＂로 간주된다.
분명하게 이러한 상황은 동기화장을 제오하고는 FM과 MFM기록에서 입증되지 않는다. 그러므로 재생 시스템에 이와같은 에러의 원인을 정정할 수 있는 장치를 부착시킬 필요가 있다. 가장 많이 알려진 상기의 장치는 페이즈 폐쇄 회로를 사용하여 만든 것이다.
상기 장치의 입력에는 펄스 시퀸스가 들어가고, 출력에서는 입력펄스와 동기되어 연속되는 소위 사각파 윈도우 신호(square wave window signal)가 발생된다. 즉 윈도우 신호는 입력 펄스와 선정된 페이즈 관계를 유지할 수 있게 변형된다. 윈도우 신호와 펄스 시퀸스는 재생시스템의 논리 회로망에 적용되어 적당하게 해독된다. 윈도우 신호가 첫번째 전기레벨에 있을때 발생되는 리딩(reading) 펄스는 정보 비트로 해독되고, 윈도우 신호가 두번째 전기 레벨에 있을 때 발생되는 리딩 펄스는 타이밍 펄스로 해독된다. 페이즈 폐쇄 장치는 입력에서 펄스 시퀸스와 윈도우 신호를 받고, 출력에서 그들 페이즈 차이에 따른 신호를 발생하는 페이즈 비교기가 있다.
이러한 신호는 적당힌 필터를 통해 윈도우 신호를 생성시키는 VOC(voltage controlled oscillator : 전압 제어 오실레이터)에 적용된다.
상기 페이즈 폐쇄 장치에는 값비싼 트리밍(trimming)을 자주해야 되고, 안정도에 문제점이 있다는 결점이 있다. 이와같은 결함을 제거하는데 사용되는 장치로써 최근에 디지탈 페이즈 폐쇄 장치가 제안되고 있다.
예로서, 미합중국 특허 제 4,357,707호에 FM과 MFM에 기록된 정보재생용 디스켓트 디지탈 제어기와 함께 사용되는 디지탈 페이즈 폐쇄 장치가 기술되어 있다.
상기 특허에 따라 두 윈도우 신호변이 사이의 공칭간격은 주파수가 고정된 타이밍 신호의 가변주기수의 합계에 의해 얻어진다.
회로는 마지막 윈도우 신호변이와 다음에 뒤따르는 판독 펄스가 수락되는 순간 사이에 발생되는 타이밍 신호 주기의 수를 계산한다.
상기 정보에 근거하여 회로는 뒤이어 발생되는 윈도우 신호 변이의 위치를 변화시켜 판독펄스가 두 윈도우 신호 변이 사이의 중앙에 놓이게 한다.
MFM 기록의 경우에, 상술한 특허에 기술된 장치는 윈도우 신호의 마지막 변이와 n번째 펄스 사이의 간격을 고려하고 (n-1)번째 펄스와 (n-1)번째 펄스 바로 앞의 윈도우 신호 변이 사이의 간격을 고려하면서 n번째 펄스를 받기 때문에 두 윈도우의 신호 변이 사이의 간격의 길이를 변화시킨다.
이런식으로 상술한 특허에 기술된 장치를 사용하여 MFM 기록에 특히 영향을 주는 ＂피크 시프트＂에 기인하는 에러를 회복시킬 수 있다. 그리고 또 자성 서포트 속도 변화에 기인하는 에러를 회복시키는 장치도 미합중국 특허 제4,357,707호에 기술되어 있다.
실제상에 있어서, 상기 장치는 입력에 있는 여러펄스를 각각의 공칭위치보다 빠른지 늦는지를 확인하고, 카운터에 따라 증감여부를 확인하며 또 카운터의 상태에 따른 두 윈도우 신호 변이 사이의 공칭 간격을 규정하는 타이밍 주기의 수를 변형시킨다. 그러나 상기 장치에는 고성능 부품을 사용해야 하고, MFM 기록된 2진 정보의 재생에 여러 한계성이 있다는 결함이 있다.
속도 변화와 ＂피크 시프트＂현상에 기인하는 에러를 회복시키는 것은 독립 회로에 의해 행해지지만 이러한 독립회로에는 상기 에러들이 공동으로 나타나고 서로 가산되는 펄스 트레인(pulse train)에 응답하는 것이다. 그러므로 속도변화에 기인하는 에러의 회복은 ＂피크 시프트＂현상에 의해 영향을 받고, ＂피크 시프트＂ 현상에 기인하는 에러의 회복을 자성 서포트 속도 에러에 의해 영향을 받게 된다. 윈도우 신호와 판독 펄스트레인 사이의 장확한 페이즈 관계가 보장되지 않게 된다.
본 발명에 따른 디지탈 장치의 목적은 상기와 같은 결합들을 극복하는 것이다.
본 발명의 첫번째 관점에서, 본 발명의 장치로 마지막 펄스와 하나의 판독펄스가 제외된 마지막 펄스 사이의 시간 간격을 측정하여 속도 변화와 피크 시프트 현상에 기인하는 에러를 회복시킨 후 윈도우 신호를 생성시키고 윈도우 신호에 대해 정확한 페이즈 관계로 된 마지막 판독펄스를 발생시킬 수 있다.
본 발명의 다른 관점에서, 디지탈 페이즈 폐쇄 장치는 두개의 분리된 페이즈 동안 피크 시프트 현상과 회전속도변화에 기인하는 에러를 회복시킨다. 그러므로 속도변화에 기인하는 에러의 회복이 피크 시프트 현상에 기인하는 에러에 의해 영향받는 것이 방지된다.
속도 변화에 기인하는 에러의 회복 페이즈 동안 회전속도 에러를 나타내는 양은 마지막 검지된 간격의 지속기간 측정값에 가산되든지 또는 그것으로부터 감산되어 진다.
이러한 양은 고정적이 아니며 매번 새롭게 변환된다. 이러한 장치는 일정한 기록 밀도를 가진 적당한 수의 계속되는 펄스를 검지한다. 그러므로 ＂피크 시프트＂에러에 의해 영향 받지 않게 된다. 속도변화에 기인하는 에러를 회복시킨 후 본 발명에 따른 장치는 마지막 간격의 지속시간 측정값을 분석하여 마지막 간격에 연장되어질 공칭길이를 측정한다.
MFM 기록된 데이타를 회복시킬 경우에, 본 장치는 마지막 단지 하나의 간격지속기간, 마지막 단지 하나의 간격에 연결된 공칭길이를 결정한다.
피크 시프트 현상에 기인하는 에러를 이와 같이 효율적으로 회복시킬 수 있기 때문에 간격의 길이 측정값에 부정확한 에러가 파급적으로 나타나는 현상이 방지되며 또 이것이 뒤이어 발생되는 간격에 연상될 공칭길의 측정에 영향을 미치는 것이 방지된다. 그리고 또 본 발명에 따른 장치를 사용하여 넓은 범위내에서 피크 시프트 에러를 회복시킬 수 있다.
본 발명을 첨부 도면에 근거하여 상세히 설명하면 다음과 같다.
제1도에 본 발명의 디지탈 장치가 들어 있는 전형적인 데이타 처리 시스템의 블럭도가 도시되어 있다.
디지탈 장치(1)는 매스 스토리지(mass storage : 대용량 기억 장치) 구동장치(2)와 제어기(3)사이에 설치 되어 있다.
제1도의 시스템에는 또 중앙처리장치(central processor)(4), 주변 제어기(5) 및 중앙기억 장치(6)가 있다. 중앙처리장치(4), 기억 장치(6) 및 제어기(3)(5)는 여러개의 리드(lead)로 구성된 버스(bus)(7)를 통해 서로 연결되어 있고, 버스(7 )를 통해 데이타, 어드레스 및 제어 신호가 교환된다.
본 발명에서, 매스 스토리지는 20.32㎝(8인치) 디스케트로 만들어져 있다고 가정한다. 그리고 자성 테이프 스토리지등과 같은 다른형의 스토리지를 사용해도 좋다.
여기서, 매스 스토리지는 디스케트로 만들어져 있고, 제어기(3)는 집적회로(미국회사 웨스턴 디지탈(Western Digital)에서 생산되는 코드번호 제1791과 같은 것)로 되어 있다. 다수의 제어 및 정보 신호들이 채널(8)을 통해 제어기(3)와 구동장치(2)사이에서 서로 교환된다. 제어기(3)와 구동장치(2)사이에 회로와 인터페이스 신호는 생략하였다.
20.32㎝(8인치) 디스케트를 매스 스토리지로 사용하고, 웨스턴 디지날 제품인 집적회로 코드번호 제1791을 제어기로 사용할 경우 그 제품의 명세서를 보고 상기의 회로와 인터페이스신호를 추론할 수 있다. 제어기(3)와 재생장치인 디지탈 장치(1)사이의 인터페이스는 상기와 같은 조건에서 유효하다.
재생장치가 논리레벨 ＂0＂에서 펄스 틀레인(RD DATA)과 사각파 윈도우 신호(RDCLK)를 제어기에다 공급하고, 자속변이에 대응하는 각각의 펄스는 기록 서포트에 검지되어 진다. 펄스(RD DATA)는 신호(RD CLK)의 반파내에서 완전히 구성되어 진다. 윈도우 신호에 대한 펄스의 위치와 펄스의 길이는 임의적이다.
여기서 펄스(RD DATA)의 길이가 100-200nsec인것이 좋고 윈도우 신호의 변이에 대해 펄스의 시작 혹은 펄스의 종료에 관한 지연시간이 40nsec보다 더 긴것이 좋다. 각각의 펄스(RD DATA)가 타이밍 변이나 데이타에 대응할 경우 제어기(3)에다 정보를 전달할 필요는 없다.
제어기 그 자체로 공지된 동기화와 어드레스 마아크(address mark)장에 대응하여 해독된 형태에 따라 상기의 특성을 수행하는 것이 가능하다.
타이밍이나 윈도우 신호의 기간이 변화 가능하며, 두신호의 반파의 길이가 서로 다를 수도 있다. 구동장치(2)가 각각 검지된 자속변이에 대응하는 펄스(RAW DATA)를 디지탈 장치(1)에다 공급한다.
상술된 시스템으로 FM과 MFM으로 기록된 정보를 재생시킬 경우에, 연속되는 펄스(RAW DATA)사이의 시간 간격이 정보를 표시한다.
입력된 펄스 트레인(RAW DATA)에 따라 디지탈 장치(1)가 윈도우 신호(RD CLK), 그리고 펄스(RAW DATA)에 대응하고 윈도우 신호(RD CLK)에 대해 적당하게 설정된 펄스 신호(RD DATA)를 제어기(3)에다 공급한다.
신호(RD CLK)의 덕분으로 제어기(3)가 펄스 트레인(RD DATA)내에서 정보비트를 식별하여 그것들은 버스(7)에서 유용하게 만든다.
제2도에는 제1도의 디지탈 장치(1)가 블럭도로 도시되어 있다. 디지탈 장치(1)에는 발진기(10), 타이밍 유니트(20), 논리 유니트(30)와 논리 유니트(40)가 있다.
논리 유니트(30)에 의해 뒤이어 발생되는 입력 펄스 사이의 간격지속기간이 측정되고, 속도변화와 ＂피크 시프트＂현상에 기인하는 상기 간격 지속기간내에서 발생 가능한 에러가 회수 되어진다.
논리 유니트(40)에 의해 리드(read) 펄스 트레인(RD DATA)이 재구성되고, 윈도우 신호(RD CLK)가 발생된다.
발진기(10)가 유니트(20)(30)(40)에다 16㎒ 주파수로 된 사각파형 신호(CLOCK)를 공급한다.
펄스(RAW DATA)에 의해 작동되는 타이밍 유니트(20)는 유니트(30)(40)가 제어되고 동기될 수 있게 유니트(30)(40)에다 하나 이상의 타이밍 신호를 공급한다.
제2도에서, 유니트(30)에는 간격 지속기간 측정용 논리 유니트(31), 속도변화에 기인하는 에러를 보상시키는 논리 보상 유니트(32), ＂피크 시프트＂현상에 기인하는 에러를 보상시키는 논리 유니트(33)와 회전속도의 변화를 측정하는 논리 유니트(34)가 있다.
펄스(RAW DATA)의 라이징에지(rising edge)에 상응하여 유니트(31)는 출력채널(31A)에다 제1정보를 공급한다.
상기 제1정보는 상기 라이징에지와 이전 펄스(RAW DATA)의 라이징 에지사이의 간격 지속시간을 나타낸다.
이와 같은 제1정보는 속도변화와 ＂피크 시프트＂현상에 기인하는 에러에 의해 영향을 입는다.
논리 보상 유니트(32)에 의해 채널(31A)상의 제1정보에서 유니트(34)의 출력 채널(34A)상의 제2정보가 감해진고, 또 상기 제1정보에 제2정보가 더해진다.
상기 제2정보는 속도 에러를 나타낸다.
논리 보상 유니트(32)의 출력채널(32A)에 마지막 간격 지속시간을 나타내는 제3정보가 나타난다. 여기서 속도 변화에 기인하는 에러가 회복되어진다. 논리 보상 유니트(32)의 다른 출력상에 제어신호(NOM INT)가 나타난다.
여기 제어신호(NOM INT)가 제1논리 레벨에 나타낼때 논리 유니트(31)의 출력에 있는 바이너리(binary)정보는 지속기간이 예로서 MFM의 경우에는 2μsec 또는 FM의 경우에는 4μsec인 선정된 공칭 지속기간 보다 작은 간격을 나타낸다. 논리 유니트(34)는 신호(NOM INT)를 받아 그 신호가 뒤이어 일어나는 몇번의 간격 동안 작동할 경우 검출된 에러 속도를 나타내는 정보를 재정비시켜 그것을 출력채널(34A)에서 유용하게 되도록 만든다. 논리 보상 유니트(32)에서 나오고, ＂피크 시프트＂에러에 의해서만 영향을 받는 마지막 간격지속기간을 나타내는 정보는 논리 보상 유니트(33)로 보내진다.
FM 기록의 경우에 논리보상유니트(33)가 상기 정보로 부터 마지막 간격공칭 지속기간을 측정하여 채널(33A)을 통해 논리 유니트(40)에다 생성될 신호(RD CLK)와 신호(RD DATA)가 공칭 지속기산이 2μsec 또는 4μsec인 간격에 관계되는지 어떤지를 규명하는 디지탈 정보를 제공한다.
MFM 기록의 경우에 논리보상 유니트(33)가 논리보상유니트(32)에서나온 정보와 마지막 단 하나의 간격지속 기간을 나타내는 이전에 수락된 정보로 부터 마지막 간격 공칭 지속기간을 측정한다. 상기 마지막 간격 공칭 지속기간은 마지막 단 하나의 간격에 연관되는 공칭 지속기간과 마지막 단 두개의 간격에 연관되는 공칭지속 기간이다. 2,3,4μsec인 마지막 간격 공칭 지속기간은 채널(33A)을 통해 논리 유니트(40)에 공급된다.
논리 유니트(40)는 상기 공칭 지속기간에 상응하여 윈도우 신호(RD CLK)와 신호(RD DATA)를 발생시킨다. 논리 유니트(40)가 논리보상 유니트(33)로 부터 마지막 간격을 표시하는 정보를 받고, 이전간격에 관계되는 신호(RD CLK)(RD DATA(가 계속 발생될 때 이와같은 정보의 손실을 방지하는 장치가 설치되어 있다. 이것은 후술하는 논리 유니트(40)의 상세한 설명으로 부터 더 선명하게 나타날 것이다. 제3도에는 논리 타이밍 유니트(20)가 상세하게 표시되어 있다. 타이밍 유니트(20)는 두개의 JK 플립플롭(21)(23), 4비트 카운터(22), 4비트 시프트 레지스터(25), 2입력난드게이트(26)와 나트 게이트(24)로 구성되어 있다.
여기서 사용되는 부품의 목록들은 본 명세서의 뒤에 기술되어 있다.
본 발명에 따른 장치내에서 수행될 수 있는 이와같은 부품의 명세서와 작동으로 부터 이 분야에서 숙련된 사람들은 도면에 도시되지 않은 회로 입력에 적용 가능한 논리 레벨을 쉽게 유도할 수 있을 것이다.
제6도에는 제3,4,5도의 회로에서 발생되는 신호의 타이밍도가 도시되어 있다. 후술하는 내용을 쉽게 하기 위해 도면에 도시된 일부 논리소자의 기본 특성을 언급한다. 모든 JK 플립플롭은 클럭 입력(CK)에 적용되는 신호의 포지티브 에지(positive edge)에 의해 트리거(trigger)된다.
여기서 입력(J)과 입력(K)의 논리레벨이 각각 ＂1＂일 경우 플립플롭은 세트되고, 입력(J)과 입력(K)의 논리레벨이 각각 ＂0＂일 경우 리세트되며, 입력(J)의 논리레벨이 ＂0＂이고 입력(K)의 레벨이 ＂1＂일 경우 토글되지 않는다. 세트와 리세트 입력은 논리레벨＂1＂의 상태에 있어야 한다.
이러한 플립플롭은 논리레벨 ＂0＂이 각각 세트와 리세트 입력에 적용될때 비동기 식으로 세트되고 리세트된다. 4비트 카운터는 클럭입력(CK)에 적용되는 신호의 포지티브 에지에 의해 트리거 된다. 상기 4비트 카운테에는 부하입력(LD), 이네이블 입력(EN)과 데이타 입력이 있다.
논리레벨＂1＂이 입력(LD)에 적용될때 입력(EN)에 있는 논리 레벨이 ＂0＂일 경우 각 타이밍 펄스에 따라 상기 카운터는 증분되어진다.
EN=1일 경우 카운터는 증분되지 않는다.
논리 레벨 ＂0＂이 입력(LD)에 적용될 때 카운터에는 타이밍 펄스가 부가되고 입력(EN)에 있는 논리레벨과 무관하게 데이타 입력에는 정보가 나타난다. 카운터에는 캐리(CARRY)가 있고, 그 캐리는 카운터가 최대값 상태 즉 ＂15＂의 상태일 때 ＂0＂으로 떨어진다.
제3도에서, 플립플롭(21)은 클럭입력에서 16㎒ 주파수의 신호(CLOCK)를 받고, J입력에서 신호(RAW DATA)를 받으며, 리세트 입력에서 신호(REST)를 받는다. (제6도의 CLOCK, RAW DATA, REST 참조)플립플롭(21)의 세트입력과 K입력은 항상 논리레벨 ＂1＂의 신호를 받는다. 플립플롭(21)의 출력(Q)에서, 신호(STOP)는 RAW DATA의 논리레벨이 ＂1＂일때 CLOCK의 라이징에지와 함께 논리레벨＂1＂로 상승된다. 신호(STOP)는 신호(REST)의 논리레벨이 ＂0＂으로 떨어질때 논리레벨＂0＂으로 떨어진다.
여기서 신호(STOP)는 제2도의 유니트(30)로 보내진다. 신호(STOP)는 클럭입력(CK)에서 신호(CLOCK)를 받는 카운터(22)의 부하입력(LD)에 적용된다.
논리레벨＂0＂인 신호는 항상 카운터(22)의 데이타 입력과 이네이블 입력(EN)에 적용된다. 그러므로 카운터가 ＂0＂의 상태일 때 그 카운터는 정상적으로 정지상태에 놓이게 된다.
신호(STOP)의 논리레벨이 ＂1＂로 상승될 때 카운터(22)의 출력은 한 단위씩 신호(CLOCK)의 라이징에지에 따라 증분되어 진다. 카운터(22)의 출력(CARRY)은 15클럭펄스를 받는 시간에 대응하는 시간후에 논리레벨 ＂0＂으로 떨어진다. 카운터(22)의 출력(CARRY)은 플립플롭(23)의 K입력에 연결되어 있다.
플립플롭(23)은 클럭입력에서 클럭신호를 받고, 세트입력에서 신호
Figure kpo00001
를 받는다.
Figure kpo00002
는 신호(T2)가 나트 게이트(24)를 통해 역전된 신호이다. 논리레벨 ＂1＂과 ＂0＂인 신호는 플립플롭(23)의 리세트 입력과 J입력에 각각 적용된다. 플립플롭(23)의 인버트(invert)출력
Figure kpo00003
에서 신호(LOAD OUT)가 전달된다. 신호(LOAD OUT)는 카운터(22)의 출력(CARRY)을 논릴레벨 ＂0＂으로 하강시킨 클럭펄스에 뒤이어 나타나는 클럭펄스의 라이징에지와 함께 논리레벨 ＂0＂에서 논리레벨 ＂0＂으로 하강시킨 클럭펄스에 뒤이어 나타나는 클럭펄스의 라이징에지와 함께 논리레벨 ＂0＂에서 논리레벨 ＂1＂로 상승한다. 신호(LOAD OUT)는 신호
Figure kpo00004
가 논리레벨 ＂0＂으로 떨어질때 논리레벨＂0＂으로 다시 떨어진다. 신호(LOAD OUT)는 제2도의 논리 유니트(30)(40)로 보내진다. 신호(LOAD OUT)는 타이밍 입력(CK)에서 클럭신호를 받고 리세트 입력(R)에서 신호(RESGE)를 받는 시프트 레지스터(25)의 연속입력(SI)에도 적용된다.
RESGE는 장치의 초기 리세트 상태 동안만 논리레벨 ＂0＂으로 떨어진다. 신호(LOAD OUT)의 논리레벨 ＂1＂은 신호(LOAD OUT)를 논리레벨＂1＂로 상승시킨 클럭신호에 뒤이어 발생되는 클럭신호의 라이징 에지와 함께 시프트 레지스터(25)의 출력(QA)으로 전달된다. 다음 클럭 펄스와 함께 논리레벨＂1＂은 시프트 레지스터(25)의 출력(QB), 출력(QC) 및 출력
Figure kpo00005
으로 시프트 된다.
이러한 출력에서 타이밍 신호(T1)(T2)(T3)(T4)가 각각 나타난다. (제6도의 T1,T2,T3,T4 참조) 이러한 타이밍 신호는 제2도의 논리 유니트(30)로 보내진다. 신호(T2)는 나트 게이트(24)를 통해 플립플롭(23)에 리세트되고, 신호(T3)
Figure kpo00006
는 난드게이트(26)의 입력에 적용된다. 난드게이트(26)의 출력에 나타나는 신호(REST)는 플립플롭(21)에 리세트된다. 제3도와 6도로 부터 클럭신호 주파수는 16㎒와 동등하다. (즉 신호기간은 62.5nsec이다).
여기서 신호(LOAD OUT)는 펄스(RAW DATA)의 도착을 표시하는 신호(STOP)가 논리레벨＂1＂로 상승되는 순간에 대해 16×62.5=1000nsec와 동등한 지연시간을 갖고서 논리레벨 ＂1＂로 상승된다. 잠시후에, 다음에 발생되는 클럭펄스와 동기로 해독된 펄스(RAW DATA)를 받아 작동되는 타이밍 유니트(20)는 클럭주기의 선정된 지속기간을 배수비율로 된 적당한 타이밍 신호(STOP),(LOAD OUT),(T1)…
Figure kpo00007
, (REST)를 제공한다. 제4도에 제2도의 논리 유니트(31)가 상세히 도시되어 있다. 논리 유니트(31)에는 2개의 카운터(310),(311)가 있다.
카운터(310),(311)에는 8비트 카운터가 구성될 수 있게 캐스케이드(cascade)로 연결된 4개의 비트가 있다. 카운터(311)에 의해 공급되는 4비트는 중요하다. 신호(CLOCK)와 신호(REST)는 카운터(310)(311)의 타이밍 입력(CK)과 부하입력(LD)으로 들어간다. 카운터(310)의 이네이블 입력(EN)에는 신호(STOP)가 들어가고, 카운터(311)의 이네이블 입력(EN)은 카운터의 출력(CARRY)에 연결되어 있다. 카운터(31)(311)의 데이타 입력은 부하를 받을때 리세트 될 수 있게 항상 논리레벨 ＂0＂의 신호를 받는다.
즉 클럭신호의 라이징에지가 발생될 때 LD 입력의 논리 레벨은 ＂0＂이다. 카운터(311)의 두 중요한 출력은 사용되지 않는다. 제4도와 6도로부터 REST의논리 레벨이 ＂0＂일때 카운터(310)(311)는 CLOCK의 라이징 에지에 의해 리세트되는 것을 알 수 있다. 여기서, RAW DATA 펄스의 수락을 표시하는 신호(STOP)가 ＂1＂로 상승되는 것에 대한 지연 시간은 16×62.5=1000nsec이다. 이후 이미 ＂0＂으로 떨러진 신호(STOP)가 ＂1＂로 다시 상승하면서 새로운 RAW DATA 펄스의 수락을 나타낼때까지 카운터는 각각의 CLOCK 라이징 에지에 따라 증분되기 시작한다. 여기서 카운터(310)(311)는 정지한다. 카운터(310)(311)에서 나온 신호(CNT1) (CNT6)는 2진 코드의 형태로 62.5nsec의 배수로 표시된다.
마지막 RAW DATA 펄스와 마지막의 하나 앞 RAW DATA 펄스 사이의 시간 간격 지속기산은 1250nsec이하이다. 카운터(310)(311)에서 나오는 십진수 N(0≤ N≤63)에 대응하는 2진 코드는 1250+N×62.5nsec와 동등한 두개의 연속 RAW DATA 펄스 사이에서 측정되는 시간 간격을 뜻한다. 이러한 정보는 신호(STOP)가 논리레벨 ＂1＂에 머무는 시간동안 그리고 즉각적으로 뒤이어 발생되는 기간동안 유용하다.
제5도에는 속도변화를 탐지하는 논리 유니트(34)가 상세하게 나타나 있다. 논리유니트(34)에는 2개의 JK 플립플롭(340)(341), 3개의 4비트 카운터(340)(346)(347), 레지스터(349), 2개의 3입력 난드게이트(344)(345), 2개의 나트게이트(343)(348)가 있다. 유니트(34)는 자성 서포트에 기록된 선정된장을 리딩(reading)하는 동안만 작동된다.
여기서 펄스는 ＂피크 시프트＂에 의해 영향을 받지 않고 단지속도에러에 의해서만 영향을 받는다.
다음에 이와 같은 장은 유니트(34)용 활성장으로 지정된다.
상술한 것과 같이 신호(NOM INT)는 논리레벨 ＂1＂로 상승되고, 두개의 연속으로 발생되는 RAW DATA 펄스 사이의 간격(이하 그냥 간격이라 칭한다)은 MFM의 겨우 2μsec 그리고 FM의 경우 4μsec인 공칭 간격과 다르다. 상기 간격의 값은 선정된 값보다 보통 ±12%정도 더 작다. 이러한 조건이 연속으로 측정된 17간격동안 NOM INT 조건의 연속성을 판별하는 회로망을 구성한다.
카운터(346)(347)가 17간격중 16간격의 활성지속기산(17간격의 첫번째 간격은 피크 시프트 에러에 영향을 받아 삭제되어진다)과 연속적인 16공칭 간격의 지속시간 사이의 차이를 측정하는 회로망을 구성한다.
이와 같이 측정된 차이는 활성장에 따라 야기된 각기 새로운 차이값으로 재 정비되는 레지스터(349)에 기록된다.
플립플롭(340)의 타이밍 입력에는 신호(LOAD OUT)가 들어가고, JK 입력에는 신호(NOM INT)가 들어가며, 리세트 입력에는 리세트 신호(RESGE)가 들어간다.
항상 논리레벨이 ＂1＂인 신호가 플립플롭(340)의 세트 입력에 적용된다. 플립플롭(340)의 출력(Q)에 나타나는 신호(NOM DATA)는 신호(NOM INT)의 논리레벨이 ＂1＂일때 신호(LOAD OUT)의 라이징 에지와 함께 논리레벨 ＂1＂로 상승된다.
신호(NOM DATA)는 카운터(342)의 부하 입력(LD)에 적용되고, 카운터(342)의 타이밍 입력에는 신호(T1)가 들어가며 그것의 이네이블 입력에는 논리 레벨이 ＂0＂인 신호가 들어간다.
T1의 라이징 에지에서 논리레벨이 ＂0＂인 신호(NOM DATA)와 함께 카운터가 십진수 14에 대응하는 2진 값으로 세트되게 카운터(342)의 각 데이타 입력의 논리레벨은 ＂0＂또는 ＂1＂이다. 신호(NOM DATA)는 또 플립플롭(341)의 JK 입력과 리세트 입력에도 적용된다. 플립플롭(341)은 타이밍 입력에서 신호
Figure kpo00008
를 받고, 세트 입력에서 논리 레벨이 ＂1＂인 신호를 받는다. 카운터(342)와 플립플롭(340)(341)의 작동은 다음과 같다.
NOM INT의 논리레벨이 ＂0＂일때 타이밍 펄스(LOAD OUT)에서 플립플롭(340)은 리세트되고, 플립플롭(340)의 출력(Q)에 있는 신호(NOM DATA)의 논리레벨은 ＂0＂이다.
타이밍 펄스(T1)(RAW DATA 펄스 사이의 각 간격에 대한 것)가 수락될때 카운터(342)는 수치 14에 대응하는 2진 값으로 세트되어 증분되지 않는다. 카운터(342)의 출력(CARRY)의 논리레벨 ＂1＂의 상태로 유지된다.
NOM DATA의 논리레벨이 ＂0＂일때 플립플롭(341)은 펄스
Figure kpo00009
의 라이징 에지에 의해 주기적으로 리세트 상태로 되고, 플립플롭(341)의 출력에 있는 신호(NORM)의 논리레벨은 ＂0＂이다.
그와 반대로 NOM DATA의 논리레벨이 ＂1＂로 상승될때 플립플롭(340)은 뒤이어 발생되는 LOAD OUT의 라이징 에지에 의해 세트되고, 카운터(342)는 증분될 수 있게 이네이블 된다.
카운터(342)는 즉각 뒤이어 발생되는 라이징 에지에 의해 십진법의 값 15을 나타내는 상태에 놓여지고, 카운터(342)의 CARRY 342 출력의 논리레벨은 ＂0＂으로 떨어진다.
그후 곧 바로 플립플롭(341)은 신호
Figure kpo00010
의 라이징 에지에 의해 세트되고, 신호(NORM)의 논리 레벨은 ＂1＂로 상승된다. 신호(NOM INT)의 논리레벨이 연속되는 16간격에 대해 ＂1＂로 유지될 경우 신호(LOAD OUT)의 연속되는 16라이징 에지동안 신호(NORM)의 논리 레벨은 그러한 16간격에 대해 ＂1＂로 유지되고, 카운터(342)는 각 펄스(T1)를 수락하면서 증분된다.
즉 제2펄스(T1)와 함께 카운터는 수치값 ＂0＂룰 나타내고, 카운터(342)의 신호(CARRY 342)는 ＂1＂로 상승된다.
제3펄스(T1와)함께 카운터는 수치값 ＂1＂을 나타낸다. 이와 같은 것이 계속 진행된다. 제17펄스(T1)와 함께 카운터는 수치값 ＂15＂를 나타내고, 카운터(342)의 신호(CARRY)는 다시 ＂0＂으로 떨어진다.
NOM INT의 논리레벨이 적어도 17간격동안 ＂1＂로 유지되는 경우의 신호(NOM DATA)(NORM)(CARRY 342)의 타이밍도가 제6도에 도시되어 있다. 상기의 현상이 발생되지 않을 경우에 플립플롭(340)(341)은 리세트되고, 카운터(342)는 수치 ＂14＂에 대응하는 상태로 되어진다. 신호(CARRY 342)와 신호(NORM)에 의해 카운터(346)(367)와 레지스터(349)의 작동이 제어된다.
난드게이트(345)의 첫번째 입력에는 신호(NORM)가 적용되고, 다른 합 입력에는 신호(T3)가 적용되며, 또다른 한 입력에는 카운터(342)의 출력(CARRY)에 나타나는 신호가 나트게이트(343)를 통해 적용된다.
신호(T3)와 나트게이트(343)의 출력에 나타나는 신호는 난드게이트(344)의 두입력에 각각 적용된다. 신호(T3)와 나트게이트(343)의 출력에 나타나는 신호는 난드게이트(344)의 두입력에 각각 적용된다. 그리고 난드게이트(344)의 다른 한 입력에는 신호
Figure kpo00011
가 적용된다.
난드게이트(344)의 출력에서 신호(LOAD16)는 T3의 라이징 에지와 함께 CLOCK 주기의 지속기간동안 ＂0＂로 떨어진다. 난드게이트(345)의 출력은 나트게이트(348)의 입력에 연결되어 있고, 나트게이트(348)의 출력에서는 신호(CLK16)가 나온다.
논리레벨이 ＂0＂인 신호(CLK16)는 두 CLOCK 주기의 지속기간동안, 뒤이어 발생되는 17공칭 간격이 검지된 후의 신호(T3)와 함께 논리레벨 ＂1＂로 상승된다.
신호(LOAD16)는 타이밍 입력에서 신호(CLOCK)를 받는 4비트 카운터(346)(347)의 부하 입력(LD)에 적용된다. 이러한 카운터는 케스케이드로 연결되어 8비트 카운터를 형성한다.
여기서 카운터(347)의 4비트가 가장 중요하다. 카운터(347)의 이네이블 입력은 카운터(346)의 출력(CARRY)에 연결되어 있다. 카운터(346)의 이네이블 입력(EN)에는 신호(T2)가 들어간다.
논리레벨이 ＂0＂ 또는 ＂1＂인 카운터(346)(347)의 데이타 입력은 신호(LOAD16)의 논리레벨이 ＂0＂일때 CLOCK 신호의 라이징 에지와 함께 십진수 163으로 프리세트(preset)된다.
카운터의 내용은 신호(T2)의 논리레벨이 ＂0＂일때 CLOCK 신호의 각 라이징에지에 따라 증분되어진다. 카운터(347)의 출력(C4-C7)과 카운터(346)의 출력(C3)은 래칭(latching) 레지스터(349)의 입력에 연결되고, 래칭 레지스터(349)의 클럭입력(CK)에는 신호(CLK16)가 들어간다.
신호(LOAD16)는 첫번째 간격을 인지한뒤 ＂0＂로 떨어진다. 상기 첫번째 간격의 실제 길이는 선정된 공칭 지속기간과 단지 몇 %정도 다르다. 신호(LOAD16)가 ＂0＂로 떨어짐에 의해 카운터(346)(347)에 부하가 걸려진다. 그 직후에 T2가 ＂0＂로 됨에 따라 카운터(346)(347)는 신호(CLOCK)의 각 포지티브에지에 따라 증분되기 시작한다.
RAW DATA 펄스 사이의 간격의 CLOCK 주기동안 T2가 ＂1＂일때 즉 125nsec에 대응하는 2CLOCK주기의 지속기간 동안 증분액은 스킵(skip)되어진다.
CLK16의 라이징에지에서 각 카운터(346)(347)의 출력을 안정시키기 위해 카운터(346)(347)의 계산정지를 시킬 필요가 있다. 카운터(346)(347)는 두개의 RAW DATA 펄스 사이의 간격 즉 125nsec에 포함된 CLOCK 펄스를 계산한다. NOM INT가 적어도 16간격 동안 ＂1＂로 유지될 경우 카운터는 계속 증분되어진다.
NOM INT=1인 뒤이어 계속 발생되는 17번째 간격을 검지한후 CLK16의 라이징 에지에 의해 레지스터(349)는 카운터에 의해 도달된 상태로 부가되어진다. 그직후 LOAD16가 ＂0＂로 떨어질때 상기 카운터는 CLOCK 신호에 의해 십진수 163으로 프리세트되어진다. 유니트(34)의 출력채널(34A)에 유용한 정보(△0-△4)는 속도의 공칭값에 대한 속도 에러를 나타내는 것이다.
MFM의 경우 2μsec 또는 FM의 경우 4μsec(NOM INT=1)의 공칭지속 기간에 대응하는 뒤이어 계속 측정된 17간격중 16간격에 대응하는 시간 간격을 ＂T0＂로 표시하는데 있어서, 간격(T0)내의 신호(CLOCK)주기의 수는 속도 에러에 따라 변한다.
MFM에 있어서, 속도 변화가 +12.5% 또는 -12.5%일 경우 간격(T0)은 신호(CLOCK)의 448 또는 576주기에 대응하는 16×1.750=28μsec 또는 16×2.250=36μsec와 동등하게 된다.
FM에 있어서, 속도변화가 +12.5% 또는 -11.7%일 경우 간격(T0)은 신호 (CLOCK)의 896 또는 1144주기에 대응하는 16×3,500=56μsec 또는 16×4,468=71.48μsec와 동등하게 된다. 신호(T2)가 신호(CLOCK)의 2라이징 에지를 마스크시키고, 허용가능한 속도변화의 범위가 MFM의 경우에는 +12.% -12.5%이며 FM의 경우에는 +12.5%--11.7%이라고 가정할 경우에, 카운터(346)(347)가 계산할 수 있는 신호(CLOCK)주기의 최소수와 최대수는 MFM의 경우에 448-(16×2)=416 그리고 576-(16×2)=544이며, FM의 경우에 896-(16×2)=864 그리고 1144-(16×2)=1122이다.
MFM에 있어서, 카운터(346)(347)의 출력에 나타나는 실제 극한 십진값은 67(이 경우 속도변화는 +12.5%)과 195(이 경우 속도변화는 -12.5%)이다.
이때 카운터는 프리세트된 값이 163이기 때문에 간격(T0)동안 2번 오버플로우(overflow)되어진다. 이와 반대로 FM에 있어서, 카운터(346)(347)의 출력에 나타나는 실제극한, 십진값은 3(이 경우에 속도변화는 +12.5%)과 251(이 경우에 속도변화는 -11.7%)이다.
이때 카운터는 프리세트된 값이 163이기 때문에 간격(T0)동안 4번 오버플로우되어진다.
MFM 또는 FM으로 기록된 정보를 재생시킬 경우에 테이블(I)과 테이블(II)를 참조하여 신호 △0-△4(여기서 △4는 가장중요한 비트임)에 나타난 십진값 사이의 대응관계, 카운터(346)(347)의 출력(C0-C7(여기서 C7이 가장 중요한 비트임)에 나타난 정보에 연관되는 댕응하는 십진값 그리고 카운터(346)(347)에 의해 간격(T0)내에서 검지된 신호(CLOCK) 주기의 실제수(M)를 찾을 수 있다.
테이블(I)(II)의 네번째 칼럼에 있는 E는 길이가 MFM에서는 2000nsec이고 FM에서는 4000nsec인 공칭간격에 대해 CLOCK주기에서 비트(△0-△4)로 표시되는 간격의 평균 지속기간에러를 나타낸다.
테이블(I)(II)의 다섯번째 칼럼은 값(△0-△4)에 관계되는 속도에러의 퍼센트(△V%)를 나타낸다.
[테이블 I]
Figure kpo00012
[테이블 II]
Figure kpo00013
제6도에는 제3,4,5도의 설명에서 기술된 신호의 타이밍도가 도시되어 있다.
제6도에서, 신호(CARRY 22),(CARRY 342)는 각각 카운터(22)(342)의 출력(CARRY)에 나타나는 신호를 표시하고, (OUT2)D와 (OUT342)D는 각 CLOCK 신호주기에서의 각각 제3도의 카운터(22)와 제5도의 카운터(342)의 계산에 관계되는 십진값을 표시한다.
제7도는 제2도의 논리보상유니트(32)(33)를 상세히 나타낸 것이다. 논리보상 유니트(32)는 용량이 4K 바이트인 프로그램 가능한 롬(ROM :Read Only Memory)(320)으로 구성되어 있고, 논리 보상 유니트(33)는 용량이 4K 바이트인 프로그램가능한 롬(330)과 8비트 래칭과 레지스터(331)로 구성되어 있다.
메모리 롬(320)의 어드레스 입력(I0-I5)이는 신호(CNT1~CNT6)가 채널(31A)을 통해 들어가고, 어드레스 입력(I6-I10)에는 신호(△0-△4)가 채널(34A)을 통해 들어간다. 메모리인 롬(320)의 어드레스 입력(111)에는 정보가 FM(
Figure kpo00014
재생장치에서 기록된 경우 신호(FM/
Figure kpo00015
)가 논리레벨 ＂1(0)＂로 들어간다.
FM과 MFM에 있어서, 측정된 간격지속기간(CNT1-CNT6)을 표시하는 코드(CNT1-CNT6)와 이전에 검지되었고 계속 효력중에 있는 전류속도에러(△0-△4)를 표시하는 코드(△0-△4)가 각각 쌍을 이루면서 메모리 장소에 어드레스 되어진다.
상기 메모리 장소에는 전류속도에러에 따라 점정되는 측정된 간격지속기간(CNT1-CNT6)을 표시하는 5비트 2진 코드가 축적되어진다.
이러한 코드는 메모리 인 롬(320)의 출력(SR1-SR5)에서 유용하게 된다. 각 메모모메리 장소에서, 비트는 똔 코드(CNT1-CNT6)가 간격지속기간동안 유지되는지 어떤지를 가르키면서 기록되어진다. 상기 간겨 지속기간과 FM의 경우 2μsec이고 MFM의 경우 4μsec인 공칭 간격지속기간 사이의 차이는 FM의 경우 -11.7%+12.5%이하이고, MFM의 경우 ±12.5%이하이다.
이러한 비트는 속도에러 검출 유니트인 논리유니트(34)에다 신호(NOM INT)를 보내는 메모리인 롬(320)의 출력에서도 유용하다. 각각 측정된 간격(CNT1-CNT6)동안 항상 논리레벨 ＂1＂로 유지되는 신호(STOP)의 라이징에지에 의해 메모리인 롬(320)이 어드레스 되어진다.
NOM INT의 논리레벨에 따라 플립플롭(340)을 세트/리세트시키는 신호(LOAD OUT)는 STOP의 라이징에지에 대해 1000nsec의 지연시간을 갖고 생성되어진다.
프로그램 가능한 메모리가 어드레스를 선정하여 1000nsec보다 짧은 시간ㅇ\내에 판독할 경우 상기 프로그램 가능한 메모리를 롬(320)으로 사용하여 신호(NOM INT)가 신호(LOAD OUT)보다 더 먼저 생성될 수 있게할 수 있다. 실제로, 롬(320)의 일부 출력이 캐스케이드로 메모리(330)를 어드레스시킨다. 메모리(330)의 판독데이타는 신호(LOAD OUT)에 의해 축적된다.
상기 두 메모리의 판독시간과 어드레스 선정시간의 합계가 1000nsec미만이어야된다.
속도에러에 대해 정정된 간격지속기간을 표시한 출력(SR1-SR5)에 나타나는 32코드의 각각은 2000nsec-3937.5nsec사이에서 62.5nsec씩 증분되어진다. 사실 ＂피크 시프트＂현상때문에 간격지속시간은 2μsec의 대응하는 공칭간격에 대해 증가되고, 간격은 4μsec의 대응하는 공칭간격에 대해 감소된다. 롬(320)에서 프로그램이 가능하다.
각각의 가능한 코드(CNT1-CNT6)는 측정된 간격지속기간을 표시하고 상기 지속기간은 코드(△0-△4)에 의해 표시되는 속도퍼센트엘거에 따라 %로 감소 또는 증가되어야 한다.
정정된 지속기간은 각각의 코드에 의해 표시되고, 대응하는 코드(CNT1-CNT6)와 비트(FM/
Figure kpo00016
)에 의해 어드레스된 메모리장소에 기록된다.
제7도에서, 채널(32A)을 통해 메모리(330)의 어드레스 입력(I0-I4)에 연결된 롬(320)의 출력(SR1-SR5)에서 측정된 간격의 속도에 대해 정정된 실제 지속기간을 나타내는 코드가 나온다. 상기 코드는 메모리(330)의 어드레스 입력(I0-I4)에 공급된다.
DEN으로 표시된 이와 같은 코드는 서열번호 N으로 표시된다. 메모리(330)의 신호(FM/
Figure kpo00017
)가 들어간다. 메모리(330)에 의해 수행되는 재생은 코드 DEN에 연상되는 공칭지속기간의 계산이다. 여기서 DEN으로 표시되는 지속기간은 ＂피크 시프트＂현상에 의해 영향을 받는다.
메모리(330)의 입력(I5-I110)은 잠시후에 작동되어질 신호를 받는다. 메로리(330)가 코드 DEN(과 다른 정보)에 의해 어드레스될때 메모리(330)의 출력(A0)(B0)에서 코드 DEN으로 표시된 작동지속기간에 연상될 공칭지속기간을 나타내는 2진 코드 DEN가 생성된다.
MFM에 있어서, A0,B0=01,10,00일 경우 2μsec,3μsec,4μsec 각각의 공칭 지속기간은 간격에 연상되어진다. 이와 반대로 FM에 있어서, A0,B0=11,01일 경우 2μsec,4μsec의 공칭 지속기간은 간격에 연상되어진다.
MFM으로 기록된 정보재생의 경우에, 메모리(330)의 출력(PR1-PR6)에 나타나는 정보는 간격(N)의 작동지속기간, 그것에 연상되는 공칭지속기간 그리고 간격(N-1)의 이전 공칭 지속기간을 코드 형으로 표시한다. 이러한 모든 정보의 부분들은 이것들을 결합시켜 표시할 수 있는 하나의 6비트 코드로 표시된다.
실제에 있어서, 작동지속기간의 어떤 장은 간격(N)의 공칭지속기간에 대응한다. 그러나 더 분명하게 하기 위해 정보의 부분 들을 DEN(간격(N)의 작동지속기간), DNN(간격(N)의 공칭지속기간), DNN-1(간격)(N-1)의 공칭지속기간)로 각각 표시하는 것이 좋다.
FM으로 기록된 정보재생(FM/
Figure kpo00018
=1)의 경우에, 메모리(330)의 출력(PR1-PR6)에 나타나는 정보는 중요하지 않다.
메모리(330)의 출력(A0)(B0)(PR1-PR6)은 레지스터(331)의 입력에 연결되어 있다. 레지스터(331)는 래치되어 그것의 입력에 나타나는 정보를 신호(LOAD OUT)의 라이징에지와 함께 그것의 출력에서 유용하게 만든다.
메모리(330)의 출력(A0)(B0)에 대응하는 레지스터(331)의 출력(A1)(A2)은 채널(33A)을 통해 제2도의 논리 유니트(40)에 연결되어 있고, 메모리(330)의 출력(PR1-PR6)에 대응하는 레지스터(331)의 출력(FB1-FB6)은 같은 논리유니트(40)의 어드레스 입력(I6-I10)에 연결되어 있다.
논리보상 유니트(33)의 보상 작동은 다음과 같다.
무한정으로 바로 직전의 신호(LOAD OUT)에서, 메모리(330)는 입력에서 정보 DEN-1,DNN-1, DNN-2(MFM의 경우)와 함께 정보 DNN를 받고, 레지스터(331)의 출력에서부터 피드백(feed back)된 중요하지 않은 정보(FM의 경우)를 받는다. 이외에도, 코드 DNN-1는 레지스터(331)의 출력(A1)(B1)에도 나타난다.
이와같이 어드레스된 메모리(330)의 출력(A0)(B0)에서 코드 DN8가 생성되고, 출력(PR1-PR6)에서 DEN,DNN, DNN-1(MFM의 경우), 중요하지 않은 정보(FM의 경우)가 생성된다. 이러한 정보의 부분들은 LOAD OUT의 라이징 에지에서 레지스터(331)속으로 부가되어진다.
그러므로 간격(N)의 공칭지속기간(DNN)은 타이밍 윈도우신호(RD CLK) 생성용으로 그리고 리딩펄스(RD DATA) 재생용으로 논리 유니트(40)에 의해 사용된다. 레지스트(331)의 출력(FB1-FB6)에 나타나는 정보의 일부분은 메모리(330)을 다시 어드레스시키고, 뒤이어 발생되는 간격(N+1)의 공칭 지속기간(DNN+1)을 설정하는데 사용된다.
이전에 기록된 데이타를 가지지 않고 시작될때, 메모리(330)는 공칭지속기간(DNN)의 잘못된 코드를 코드 DEN(N=1,2,3 )에다 연상시킨다. 논리 유니트(40)에 의해 처리되는 이러한 코드에 의해 신호(RD DATA)(RD CLOCK)가 잘못 생성될 수 있다.
제어기(3)(제1도 참조)가 적당한 동기 화장의 바이트수(FM의 경우 ＂0＂의 2바이트, MFM의 경우 ＂1＂ 또는 ＂0＂의 4바이트)를 검지하여 선정된 바이트의 수내에서 선정된 코드를 ＂어드레스 마크＂로 표시할때까지 상기 제어기(3)가 상기에서 발생되는 신호를 무시하기 때문에 상기와같은 현상에 의해 야기되는 문제점은 없다. 속도 에러에 대해 정정된 활성화 장의 간격의 작동길이(DE)는 공칭지속기간(DN)과 일치되어진다.
동기화장이 판독될때 메모리(330)의 출력(PR1-PR6)에서 공칭간격(DN)과 동등한 측정된 간격(DE)에 대응하는 허용 가능한 코드중 하나가 생성된다. 그리고 두개의 연속된 간격을 판독하는 동안 출력(PR1-PR6)에서 생성된 코드는 동일하게 설정되어진다. 동기화장의 첫번째 부분을 받아들이면 속도정정 유니트인 논리보상 유니트(32)는 프리세트 되고, 다른 두개의 동리기화장의 간격을 즉각 뒤이어 받아들이면 논리보상 유니트(33)가 효율적인 데이타의 흐름을 봉쇄시키게된다.
DNN-2,DNN-1,DEN-1을 인지함에 의해 작동길이(DEN)와 공칭 지속기간(DNN)이 연관되어지는 방법은 다음과 같다.
펄스(N-1)와 펄스(N) 사이의 간격을 N이라 가정하면 그것의 간격의 작동길이와 공칭길이 사이의 차이 EN=DEN-DNN=PSN-1+PSn이다.(여기서 PSn-1, PSn은 펄스(n-1)(n) 각각의 ＂피크 시프트＂이다)
EN은 간격(N-1)과 간격(N+1)의 공칭길이가 2μsec이고 간격(N)의 공칭길이가 4μsec일때, 또는 간격(N+1)과 간격(N-1)의 공칭길이가 4μsec이고 간격(N)의 공칭길이가 2μsec일때 최대절대값이다. 자성 서포트가 능동소자일 경우 결과는 원인을 초과할 수 없다.
즉 EN에 의해 DNN-1, DNN+1의 연속되는 작동길이보다 더 긴 작동기간(DNN=2μsec일 경우)의 간격(N) 또는 더 짧은 작동기간(DNN-4μsec일 경우)의 간격(N)이 생성되지 않아야된다.
즉 이것은 각 펄스 피크 시프트의 절대치가 500nsec보다 길 수 없다는 것이다.
상술한 것에 근거하여 DNN=2μsec일 경우 200≤DEN≤3000, DNN=3μsec일 경우 2333＜DEN＜3666, DNN=4μsec일 경우 3000＜DEN≤4000이다.
FM에 있어서, 단지 작동 지속기간에만 따라 공칭지속기간이 2μsec 그리고 4μsec인 간격들은 쉽게 구별되어진다. 그러나 MFM의 경우에는 공칭지속기간 2,3μsec와 3,4μsec의 간격들이 잘 구별되지 않는다.
그러나 PSn-1즉 간격(N-1)의 끝과 간격(N)의 시작을 한정하는 펄스(n-1)의 피크 시프트를 알 수 있기 때문에 상기와 같이 잘 구별되지 않는 현상은 쉽게 극복되어진다.
PSn-1을 알 경우 DNN=(DEN-PSn-1)-PSn을 절대값이 500nsec보다 짧은 가변요소 PSn에 관계없이 알 수 있다.
그리고 공칭길이가 2,3,4μsec인 DNN의 연상은 명백해진다. 그리고 또 펄스 피크 시프트는 그것을 앞지르든지 뒤따르는 간격공칭 지속기간에 따라 가변된다. 즉 PSn-1=F(DNN,DNN-1)여기서 함수 F는 실험에 의해 얻어진다.
PSn-1의 경우에 이와같은 관계식은 DNN이 알려져 있기않기 때문에 사용될 수 없다. 그러나 PSn-2=F(DNN-1,DNN-1,DNN-2)이다. 여기서 F1은 실험을 통해 얻을 수 있는 함수관계식이다.
그러므로 DNN=DNN-F1(DEN-1,DNN-1,DNN-2)-PSn을 얻을 수 있다. 즉 DNN=DNN-F2(DEN,DEN-1,DNN-1,DNN-2)-PSn이다.
함수 F2는 메모리(330)에 의해 처리된다. 상술한 것과 실험에 따라 MFM에 사용되는 메모리(330) 지역의 각 위치내에 저장되는 코드(A0)(B0)는 코드(FB1-FB6)와 부가적인 코드에 따라 작동지속기간 코드(SR1-SR5)에 연상될 공칭 지속기간을 한정한다.
상기 부가적인 코드로 뒤이어 발생되는 작동 지속기간 측정에서 재생될 피크 시프트를 나타내는 측정값을 찾을 수 있다. 제8,9,10도는 MFM 기록의 경우에 사용되는 메모리(330) 지역 매핑(mapping)의 일부분을 나타낸 것이다.
FM의 기록의 경우에 사용되는 메모리(330) 지역 매핑은 분명하기 때문에 본 명세서에서 생략되어있다.
제8,9,10도에서, 메모리(330)의 내용은 32로우(row)와 64칼럼(column)의 매트릭스로 되어있다.
즉 메모리의 위치가 2048개 있다. 각각의 메모리 위치는 로우어드레스와 칼럼 어드레스에 의해 표시된다.
칼럼 ＂B＂로 표시된 로우어드레스는 간격의 지속기간(DEN)을 나타낸다. 간격지속기간(DEN)은 칼럼(A)에 인용되어있다. 로우 ＂C＂에 10진수로 표시된 칼럼어드레스는 작동지속기간(DEN-1)과 공칭지속기간(DNN-1)(DNN-2)에 의해 얻어지는 정보의 세트를 나타낸다. 칼럼 코드의 각각에 대해 연상되는 각 간격(N-1)의 작동지속기산은 로우 ＂D＂에 인용되어있다.
칼럼 코드의 각 세트에 연상되는 지속기간(DNN-1)(DNN-2)의 다른 조합은 로우 ＂E＂에 인용되어있다. 각 위치에서, DEN,DNN, DNN-1을 가르키는 코드는 십진수로 인용되어있다. 이러한 정보의 각 부분의 실제값은 칼럼코드에 연상되는 값과같다.
그러나 상기 정보가 가르키는 간격은 순서(N-1)(N-2) 대신 순서(N)(N-1)에 대응하는 것이다. 두개의 스코아(score)선에 의해 메모리 매트릭스가 3개의 장으로 분류되어있다.
상기 각각의 장에는 모든 메모리 장소가 함유되어있고, 메모리 장소에는 이미 상술한 코드외에 공칭지속기간(DNN=2μsec,3μsec,4μsec) 각각의 코드가 포함되어 있다. 이러한 코드는 메모리(330)의 출력(A0)(B0)에서 유용하며, 이것들은 칼럼 ＂F＂에 인용되어있다. 제8도와 제10도에서, 칼럼 ＂A＂에 있는 측정된 지속기간(DEN)이 DNN=3μsec에 연상되어지는 것이고 그러한 간격(N)이 DNN-1=2 또는 4μsec를 갖고 간격(N-1)에 의해 처리될 경우 DNN+1을 한정하는데 사용되는 코드에 의해 표시된 DEN과 측정된 DEN사이에는 어떤 상관 관계가 없다는 것을 알 수 있다. 여기서 실제 DEN보다 길든지, 같든지 또는 짧은 DEN을 나타내는 코드는 하기의두 조건에 의해 조정된다.
1) DEN의 불연속 측정에서 야기되는 고유적인 부정확 에러를 고려하는 것.
2) 펄스(n-2)가 PSn에서 실행되고 관계식 PSn=F(DNN+1, DNN)에 의해 고려되지 않는 제2차 순서의 영향을 고려하는 것.
펄스(n-2)는 펄스(n)에서부터 야기되고, 그에 의한 영향은 더 작아진다. 즉(DEN-PSn-1)과 DNN사이의 차이로 계산되는 값(PSn)은 실효값에 대해 적당한 라운드 오프(round off)에러에 의해 영향을 받는다.
더 긴 지속기간(DEN-1)은 DNN-1에 관계되고, 에러는 더 높아진다. 실효값은 DEN의 증가 정정에 의해 함축성 있게 PSn에 적용되고, 길이 DEN이 더 길어지면 길수록 적용되는 정확도는 더 증가된다.
제11도는 재생 논리 유니트(40)를 상세히 나타낸 것이다. 이러한 유니트(40)는 측정된 간격이나 신호(LOAD OUT)의 공칭 지속기간을 한정하는 신호(A1)(B1)에 따른 판독데이타나 타이밍펄스(RD DATA)와 사각파 윈도우신호(RD CLK)를 생성시킨다. 신호(LOAD OUT)는 지연시간이 62.5nsec보다 작게 아래로 휘어지는 1250nsec인 펄스(RAW DATA)를 받는 타이밍 유니트(20)에 의해 생성되어진다.
FM의 경우, RD CLK 신호는 공칭지속기간 2,4μsec의 각 간격동안 1 또는 2.5파 즉 페이즈(phase)에 의해 각각 구성되어져야 된다. 또 FM의 경우, 간격공칭 지속기간이 2,4μsec일때 펄스(RD DATA)는 윈도우 신호의 첫번째와 두번째 페이즈내에 포함되어져야 한다.
MFM의 경우, 윈도우신호(RD CLK)는 2,3,4.5파 즉 페이즈에 의해 공칭길이 2,3,4μsec의 간 간격동안 구성되어져야 하고, 펄스(RD DATA)는 간격에 대응하는 윈도우 신호의 마지막 페이즈내에 완전히 포함되어져야 한다.
유니트(40)는 6개의 JK 플립플롭(401)(402)(404)(405)(406)(409), 2개의 4비트 카운터(403)(408), 두입력 앤드 게이트(411), 두입력 난드게이트(407) 그리고 3입력난드 게이트(410)로 구성되어있다. 플립플롭(401)의 타이밍 입력에는 신호(LOAD OUT)가 들어가고, 리세트 입력(R)에는 신호(RES DATA)가 들어간다.
플립플롭(401)의 다른 나머지 입력에는 논리레벨이 ＂1＂인 신호가 들어간다. 신호(DATA PRES)는 플립플롭(401)의 인버트된 출력
Figure kpo00019
에 나타난다. 신호(DATA PRES)는 신호(RES DATA)의 논리레벨이 ＂0＂로 떨어질때 논리레벨 ＂1＂로 상승된다. 신호(DATA PRES)는 플립플롭(402)의 세트입력에 적용되고, 플립플롭(402)의 타이밍 입력에는 신호(ACNTFF)가 들어가며, 리세트 입력에는 초기리세트신호(PRSGE)가 들어간다. 신호(RESGE)의 논리레벨은 초기페이즈 동안만 ＂0＂로 되어있다.
플립플롭(402)의 JK 입력은 카운터(408)의 CARRY 출력에 연결되어있다. 플립플롭(402)의 인버트된 출력
Figure kpo00020
에 나타나는 신호(START)의 논리레벨은 신호(DATA PRES)의 논리레벨이 ＂0＂으로 떨어질때 ＂0＂으로 떨어지며, 카운터(408)의 CARRY 출력의 논리레벨이 ＂0＂이고, 신호(DATA PRES)의 논리레벨이 ＂1＂일 경우에 신호(ACNTFF)의 라이징에지와 함께 ＂1＂로 다시 상승된다.
신호(START)는 카운터(403)의 이네이블 입력에 적용되고, 카운터(403)의 클럭 입력에는 신호(CLOCK)가 들어간다. 카운터(403)의 부하입력(LD)은 앤드게이트(411)의 출력에 연결되어있다. 앤드게이트(411)의 두입력에는 신호(RESGE)와 신호(ACNTCLKFF)가 들어간다. 신호(CLOCK)의 라이징에지 및 입력(LD)과 함께 논리레벨이 ＂0＂로 되게 카운터(403)데이타 입력의 각각에는 적당한 레벨이 들어간다. 카운터(403)는 십진수값 ＂4＂로 프리세트된다.
STAR의 논리레벨이 ＂0＂로 떨어질때 카운터(403)는 그것의 출력에 나타나는 정보에 의해 신호(CLOCK)의 각 라이징 에지에서 1단위씩 증분된다. 카운터(403)의 출력(CNT1A)(CNT4A)은 플립플롭(404)의 JK 입력과 클럭 입력에 연결되어있다. 플립플롭은 신호(RESGE)를 받고, 신호의 논리레벨은 세트입력과 리세트 입력에서 항상 ＂1＂로 된다. 신호(ACNTFF)
Figure kpo00021
는 플립플롭(404)의 출력(Q)
Figure kpo00022
에 나타난다.
상술한 것과 같이 신호(ACNTFF)는 플립플롭(402)의 타이밍 입력에 적용된다.
카운터(403)의 CARRY 출력은 플립플롭(405)의 JK 입력에 연결되어 있고, 플립플롭(405)의 클럭입력에는 신호(CLOCK)가 들어가며, 상기 신호의 논리레벨은 세트(S) 입력과 리세트(R) 입력에서 항상 ＂1＂로 된다. 신호(ACNTCLKFF)
Figure kpo00023
는 플립플롭(405)의 출력(Q)
Figure kpo00024
에서 나타난다. 신호(ACNTCLKFF)는 앤드 게이트(411)의 입력에 적용되는 것외에 또 플립플롭(406)의 클럭입력에 적용된다.
플립플롭(406)의 JK 입력은 카운터(408) CARRY 출력에 연결되어있다.
플립플롭(406)의 세트의 리세트 입력에는 논리레벨이 항상 ＂1＂인 신호와 신호(RESGE)가 들어간다. 신호(LDCNT)
Figure kpo00025
는 플립플롭(406)의 출력(Q)(Q)에서 나타난다. 신호
Figure kpo00026
는 난드 게이트(407)의 입력에 적용되고, 난드 게이트(407)의 두번째 입력에는 신호
Figure kpo00027
가 들어간다.
신호(RES DATA)는 난드 게이트(407)의 출력에 나타난다.
상술한 것과같이 이런 신호는 플립플롭(401)의 리세트 입력에 적용된다. 신호
Figure kpo00028
는 난드 게이트(407)의 입력에 공급되는 것외에 플립플롭(409)과 카운터(408)의 타이밍 입력에 적용된다. 플립플롭(409)의 JK 입력에는 논리레벨이 ＂1＂인 신호가 들어간다.
플립플롭(409)의 세트와 리세트 입력에는 논리레벨이 ＂1＂.＂0＂인 신호가 들어간다. 플립플롭(409)의 출력(Q)에 나타나는 신호(RD CLK)는 신호
Figure kpo00029
의 라이징 에지에서 정류된다. 카운터(408)의 부하입력에서는 신호(LDCNT)가 들어가고, 이네이블 입력에는 논리레벨이 ＂0＂인 신호가 들어간다.
카운터(408)의 조금 중요한 두 데이타 입력은 제7도에 도시된 유니트(33)중 레지스터(331)의 출력(A1)(B1)에 연결되어 있다. 카운터(408)의 가장 중요한 두 데이타 입력에는 논리레벨이 ＂1＂인 신호가 들어간다.
신호(LDCNT)의 논리레벨이 ＂0＂일때 신호
Figure kpo00030
의 라이징에지에 대응하여 카운터(408)의 데이타 입력에 나타나는 정보는 카운터(408)의 출력에서 전송되어진다. 이때 카운터(408)는 그것의 출력에 나타나는 정보에 따라 LDCNT의 논리레벨이 ＂1＂일때 신호
Figure kpo00031
의 라이징에지에 대응하여 1단위씩 증분되어진다.
카운터(408)의 출력(A2)(B2)은 난드 게이트(410)의 두 입력에 연결되어 있고, 난드 게이트(410)의 3번째 입력에는 신호
Figure kpo00032
가 들어간다.
제12도의 타이밍도를 고려하면 유니트(40)의 작동은 쉽게 이해된다. 제12도에는 초기 리세트 상태로부터 시작되는 제11도의 신호의 일부분이 도시되어있다. 시퀸스(OUT 403)H는 60진법 코드로 카운터(403)의 상태를 나타낸다. 플립플롭(401)은 첫번째 펄스(LOAD OUT)(t1)을 받을때 세트되고, DATA PRES는 ＂0＂로 떨어지며, 플립플롭(402)을 세트시킨다.
START는 ＂0＂로 떨어지고, 카운터(403)가 계산할 수 있도록 이네이블 시킨다. 카운터(403)가 카운트상태 ＂8＂에 도달할때 출력(CNT4A)은 ＂0＂로 떨어지고, 플립플롭(404)은 즉각 뒤이어 발생되는 CLOCK에 의해 리세트(ACNTFF=0)된다. 즉각 뒤이어 발생하는 CLOCK에 의해 세트(ACNTFF=1)된다.
카운터(408)에서 나오는 출력에 있는 신호(CARRY 408)의 논리레벨이 ＂1＂이기때문에 ACNTFF의 라이징 에지에 의해 플립플롭(402)의 상태는 변화되지 않는다. 카운터(403)가 카운트 상태 ＂F＂에 도달할때 그것의 출력(CARRY)은 ＂0＂(CARRY 403=0)로 떨어진다. 그러므로 플립플롭(405)은 즉각 뒤이어 발생하는 CLOCK(t2)에 의해 리세트
Figure kpo00033
된다. 카운터(408)는 신호(
Figure kpo00034
)의 라이징에지에 의해 부하(LDCNT=0)로 이네이블된다. 펄스(RAW DATA)보다 앞서는 측정된 간격의 공칭지속기간을 한정하는 2진 정보는 출력(A2)(B2)에서 유용하다. 상세히 설명하면 MFM에서, 공칭길이가 2μsec일때 A2=0이고, B2=1, 공칭길이가 3usec일때 A2=1이고 B2=0, 공칭길이가 4usec일때 A2=0이고 B2=0이다. A2=0이고 B2=1인 상태가 제12도에 도시되어 있다.
Figure kpo00035
의 라이징에지와 함께 플립플롭(409)의 방향은 전환되고, 신호(RDCLK)는 ＂1＂로 상승하면서 펄스(LOAD OUT)에 연상되는 간격의 첫번째 페이즈의 시작을 규정한다. 동시에, 신호(RES DATA)는 ＂0＂ (
Figure kpo00036
=1,
Figure kpo00037
=1)로 떨어지고, 플립플롭(401)은 리세트되며, DATA PRES는 ＂1＂로 상승되고, 카운터(403)는 카운트상태 ＂0＂에 도달하며, CARRY 403은 ＂1＂로 상승되고, CNT4A는 ＂0＂로 떨어진다. 즉각 뒤이어 발생하는 CLOCK과 함께 카운터(403)는 ACNTCLKFF=0이기 때문에 카운트값 ＂4＂로 정리되고, 플립플롭(404)은 세트상태로 머물며, 플립플롭(405)과 플립플롭(406)은 세트되어지고, RES DATA는 다시 ＂1＂로 상승된다. 카운터(403)가 카운트상태 ＂8＂에 도달할때 CNT4A는 ＂0＂로 떨어지고, 플립플로롭(404)은 뒤이어 발생하는 CLOCK의 라이징 에지에 의해 리세트된다. 카운터(403)가 카운트상태 ＂C＂에 도달할때 CNT4A는 다시 ＂1＂로 상승되고, 플립플롭(404)는 뒤이어 발생하는 CLOCK에 의해 다시 세트된다.
CARRY408=1이기 때문에 ACNTFF의 라이징 에지에 의해 플립플롭(402)의 세트 상태는 변형되지 않는다. 카운터(403)가 카운트상태 ＂F＂에 도달할때, CARRY 403은 ＂0＂로 떨어진다. 즉각 뒤이어 발생하는 CLOCK 즉 t3와 함께 하기의 현상이 발생된다. 플립플롭(405)은 리세트(ACNTCLKFF=0,
Figure kpo00038
=1)된다.
플립플롭(409)은 토글되고, RD CLK은 ＂0＂로 카운터(408)는 1단위씩 증분되고, A2=0이며 B2=1일때 카운트상태는 ＂F＂되며, CARRY 408는 ＂0＂로 떨어진다. 카운터(403)는 카운트상태 ＂0＂로 세트되고, CARRY 403는 ＂1＂로 상승된다.
t3에서 뒤이어 발생하는 CLOCK과 함께 카운터(408)는 카운터상태 ＂4＂로 세트되고, 플립플롭(405)은 세트된다.
ACNTCLKFF의 라이징에지에 의해 플립플롭(406)은 리세트되고, LDCNT는 ＂0＂로 떨어진다. 카운터(403)가 카운터상태 ＂8＂에 도달할때 플립플롭(404)은 리세트되고,
Figure kpo00039
는 ＂1＂(t4)로 상승된다.
이때 A2=1이고 B2=1일 경우, 신호(RD DATA)는 ＂0＂로 떨어져 플립플롭(404)이 다시 세트(t5) 까지 계속 ＂0＂로 유지된다. 여기서, CARRY 408=0이기 때문에 플립플롭(402)은 리세트된다. STAT신호는 ＂1＂이고, 카운터(403)는 상태 ＂D＂에서 멈추어진다. 따라서, 유니트(40)는 새로운 펄스(LOAD OUT)가 수락될때까지 계속 그러한 상태로 유지된다. 제12도의 타이밍도에 이러한 펄스가 t6에서 수락되는 것이 도시되어 있다. 플립플롭(401)은 신호(LOAD OUT)를 수락할때 세트되고, DATA PRES는 ＂0＂로 떨어진다.
플립플롭(402)는 세트되고, START는 ＂0＂로 떨어진다. 카운터(403)는 상태 ＂D＂때부터 증분되기 시작한다. 그것이 상태 ＂F＂에 도달할때(t7), 플립플롭(405)은 리세트되고, ACNTCLKFF는 ＂0＂로 떨어지며,
Figure kpo00040
는 ＂1＂로 상승된다. t7에서, 신호(RD CLK)의 방향은 전환되고, RES DATA는 ＂0＂로 떨어진다. 이외에 카운터(408)에는 새로 수락된 펄스(LOAD OUT)에 대해 공칭지속기간과 함께 새로운 정보가 부가되고, CARRY 408은 다시 ＂1＂로 상승된다. 뒤이어 발생되고 CLOCK과 함께, 플립플롭(406)은 세트되고, 상술한 모든 현상들은 t2에 뒤이어 계속해서 발생된다.
제12도의 타이밍도에 레지스터(408)로부터 수락된 정보 A1=0이고 B1=0인 경우 즉 공칭간격지속기간이 2μsec인 경우가 나타나 있다.
A1=1, B1=0인 경우 즉 공칭간격이 3μsec인 경우 t3에서, 신호(CARRY 408)는 ＂1＂로 머물고, 뒤이어 발생되는 CLOCK과 함께 플립플롭(406)은 세트되며, LD CNT는 ＂1＂로 유지된다. 시간간격 t2,t3에 대해 기술한 것과 같은 현상의 시퀸스가 t3이후에도 계속 전개된다. 그러나 여기서 신호(RES DATA)는 변하지 않는다. 이러한 시퀸스는 계속 진행된다. A1=1,B1=0일때 즉 공칭간격이 4μsec일때, t3에서 신호(CARRY 408)는 ＂1＂로 지속되고 시간 t2와 t3동안 전개된 시퀸스에 따라 두개의 동일한 시퀸스가 발생된다. 결과적으로 CLOCK주기는 62.5nsec이고, 논리유니트(40)의 작동은 다음과 같다. 유니트(40)는 펄스(LOAD OUT)에 의해 이네이블된다. 펄스(LOAD OUT)에 의해 이네이블된다. 펄스(LOAD OUT)를 수락한 뒤 3×62.5=187.5nsec경과후, 논리 유니트(40)는 페이즈신호(RD CLK)를 토글시키고, 카운터(408)에다 부하를 부가시키며, 길이 13×62.5nsec인 첫번째 시퀸스동안 작동된다. 이 첫번째 시퀸스는 카운터(408)에 부가되는 공칭 지속기간에 따라 1,2,3번 수행된다.
상기 공칭 지속기간은 2,3,4μsec이다. 어떤 경우에는 신호(RD CLK)가 시퀸스의 시작때 토글된다.
즉 1,2,3윈도우 신호 페이즈가 발생된다. 첫번째 시퀸스의 선정된 수가 수행될때 두번째 시퀸스는 새로운 펄스(LOAD OUT)의 수락에 따라 가변하는 길이로 작동된다. 그러나 이것은 13×62.5=374.5nsec로 시작되고, 페이즈의 시작에 대해 지연시간 10×62.5=625nsec로 종료된다. 이러한 신호(RD DATA)는 대응하는 페이즈내에 항상있다.
제12도의 타이밍도에는 논리 유니트(40)가 작동하지 않을때 수락된 펄스(LOAD OUT)가 도시되어 있다.
실제상에 있어서, 유니트가 계속 작동할때 펄스(LOAD OUT)가 수락된다. 예로서, FMFM에 있어서, 공칭간격 4 또는 3μsec가 2μsec인 공칭간격에 의해 추종될때 상기와 같은 현상이 발생된다. 유니트(40)는 속도 에러의 영역이 ±12.5%이내일때 어떤 정보의 손실없이 정화규하게 작동되어진다. 여기서, 2μsec의 두 공칭 간격에 의해 추종되는 4μsec의 공칭간격이 시퀸스로 검지된다고 가정하자. 4μsec의 공칭간격에 대응하는 펄스(LOAD OUT)는 2000-2000×12.5/100=1750nsec보다 더 큰 시간간격이후 2μsec의 공칭간격에 대응하는 두번째 펄스(LOAD OUT)에 의해 추종되어지고, 3500nsec보다 더 긴 시간간격이후에는 세번째펄스(LOAD OUT)에 의해 추종되어진다.
그러므로 두번째 펄스는 첫번째 시퀸스가 계속 수락되고, 플립플롭(401)이 리세트될때 수락되어진다. 두번째 펄스(LOAD OUT)가 수락될때 플립플롭(401)은 다시 세트된다. 두번째 시퀸스의 t5때(제12도 참조) 유니트(40)는 정지하지 않고 계속해서 두번째 시퀸스를 완성시킨다. 4×812.5+3×62.5=3500nsec가 경과된 뒤 즉 세번째 펄스(LOAD OUT)가 수락되기 전에 플립플롭(401)은 다시 리세트된다. 그러므로 세번째 펄스(LOAD OUT)를 검지할 수 있다. 유니트(40)의 작동영역을 넓히기 위해 페이즈길이를 감소시킬 수 있고 플립플롭(401) 대신 FIFO(First In, First Out : 선입선출법)메모리를 사용할 수 있다. FIFO메모리에는 거기에 저장된 정보를 판독하는 논리회로망이 있다.
본 발명의 범위내에서 디지탈페이즈 폐쇄장치를 변형시킬 수 있다. 특히 FM기록의 경우에, 메모리(330)에다 간격(N-1)의 실제 DEN-1과 공칭 DNn-1간격을 코드형으로 표현하는 코드들을 기록시킬 수 있다. 상기 코드는 메모리(330)의 출력(PR 1-PR6)에 의해 판독된다.
이것에 의해 이전 간격지속기간의 함수에 대해 간격(N)의 공칭 지속기간(DNN)을 측정하는 것이 쉽게 행해진다. 본 발명의 실시예에 사용되는 회로부품의 목록은 다음과 같다.
플립플롭(21)(23)(340)(341)(401)(402)(404)(405)(406)(409) : 코드 74LS 109A인 미국텍사스 회사 제품.
카운터(22)(310)(311)(342)(346)(347)(403)(408) : 코드 74LS 169A인 미국텍사스회사제품. 시프팅 제지스터(25) : 코드 74LS 195A인 미국 텍사스 회사제품.
롬(320) : 코드 2732인 미국페어차일드 회사제품.
메모리(330) : 코드 2732인 미국 페어 차일드 회사제품.

Claims (4)

  1. 데이타가 공칭속도의 전후속도로 움직이는 자성매체에서 FM 또는 MFM으로기록되고, 자성매체의 리딩이 타이밍/데이타펄스의 시퀸스로 입력에 공급되며, 각각 두개의 뒤이어 발생되는 데이타펄스에 의해 가변시간 간격이 동일시되고, 클럭 펄스 발진기로부터 받은 클럭펄스에 의해 클럭되어지는 데이타 재생 시스템용 디지탈 장치에 있어서, 상기 클럭펄스와 상기 타이밍/데이타 펄스에 응답하며, 상기 타이밍/데이타 펄스들중 각각의 n번째 펄스를 수락한 후 출력에서 상기 타이밍/데이타펄스 ＂n＂과 상기 타이밍/데이타펄스들중 직전의 펄스 ＂n-1＂사이의 시간간격 ＂N＂의 작동 지속 기간을 표시하는 첫번째 코드(CNT 1-6)를 공급하는 타이밍장치(20) 및 측정장치인 논리유니트(31), 입력에서 상기 첫번째 코드를 받고, 상기 간격 ＂N＂의 실제 작동기간이 선정된 공칭 지속기간과 선정된 양 이하로 다를 경우 첫번째 레벨로 첫번째 제어신호(NOM INT)를 출력에서 공급시키는 논리장치, 입력에서 상기 첫번째 제어신호가 활성펄스들 사이의 계속해서 발생되는 선정수의 주기동안 첫번째 레벨이 있을때 변화되는 두번째 코드를 출력에서 공급시키는 속도에러검지 및 스토리지 장치, 입력에서 상기 첫번째와 두번째 코드를 받고, 상기 매체의 속도에러에 대해 수정된 상기간격 ＂N＂의 지속기간을 표시하는 세번째 코드(SR1-5)를 출력에서 공급시키는 속도에러 수정장치, 어드레스 입력의 첫번째 세트에서 상기 ＂N＂간격에 관계되는 상기 세번째 코드를 받고, MFM데이타 기록의 경우에 어드레스 입력의 두번째 세트에서 상기 ＂N＂간격앞의 여러간격의 공칭지속기간을 가르키고 또 적어도 간격 ＂N-1＂의 속도에 대해 수정된 지속기간을 가르키는 네번째 코드(FB 1-6)를 받으며, 첫번째 출력세트에서 상기 ＂N＂간격에 연상되어야 하는 공칭 간격을 표시하는 다섯번째 코드를 공급시키고, 두번째 출력세트에서 적어도 MFM데이타 기록의 경우에 상기 ＂N＂간격과 적어도 이 간격 ＂N-1＂에 연상되는 공칭 지속간격을 가르키고 또 상기 ＂N＂간격의 속도에 대해 수정된 지속기간을 가르키는 여섯번째 코드(PR 1-6)를 공급시키며, 트랜스코딩(transcoding)메모리의 형태로 된 피크 시프트 수정장치, 상기 활성 펄스에 의해 클럭되고, 입력에서 상기 활성 펄스를 받기전에 상기 여섯번째 코드를 받으며, 상기 활성 펄스에 의해 클럭된후 어드레스 입력의 상기 두번째 세트에 대해 상기 네번째 코드에 따라 출력에서 상기 여섯번째 코드를 공급시키는 래칭장치, 입력에서 상기 다섯번째 코드를 받고, 상기 활성펄스에 의해 트리거되며, 출력에서 상기 다섯번째코드에 관계되는 간격의 공칭지속 기간을 표시하는 교체수를 가진 윈도우 신호를 공급시키고 상기 윈도우 신호의 마지막 교체에 대해 적당한 펄스관계를 가지고 있는 타이밍/데이타가 재생되는 펄스를 공급시키는 윈도우 및 신호 생성장치로 구성되어 있는 것을 특징으로 하는 데이타 재생 시스템용 디지탈 장치.
  2. 제1항에 있어서, 상기 논리장치와 상기 속도에러수정장치가 상기 첫번째와 두번째 코드에 의해 어드레스되는 두번째 트랜스 코딩 메모리로 구성되어 있고, 상기 첫번째 제어신호와 상기 세번째 코드를 출력에서 전달하는 것을 특징으로 하는 디지탈 장치.
  3. 제1항에 있어서, 상기 속도에러검지 및 스토리지 장치가 상기 활성 펄스 및 상기 첫번째 제어신호에 응답하고, 상기 첫번째 제어신호가 활성펄스 사이의 계속되는 선정된 수의 주기동안 상기 첫번째 레벨로 상승되는지 또는 상기 첫번째 레벨로 지속되는지를 표시하는 두번째 제어신호를 출력에서 첫번째 레벨로 공급시키는 주기 카운터 장치인 플립플롭(340)과 카운터(342), 첫번째 레벨에서 상기 두번째 제어신호에 의해 선정된 상태로 세트되고, 클럭 펄스를 받음에 의해 증분되는 주기지속기간 카운터인 카운터(346)(347), 입력이 상기 주기지속기간 카운터의 출력에 연결되어 있고, 상기 첫번째 제어신호가 계속되는 선정된 수의 주기동안 상기 첫번째 레벨로 지속되어 있다는 것을 가르키는 첫번째 레벨에서 상기 두번째 제어신호에 의해 이네이블 되며, 상기 주기지속기간 카운터에 의해 도달된 상태수의 최고로 중요한 부분이 래치될 수 있게 상기최고로 중요한 부분을 상기 두번째 코드로 공급시키는 레지스터(349)로 구성되어 있는 것을 특징으로 하는 디지탈 장치.
  4. 제3항에 있어서, 계속되는 상기 선정된 수의 주기가 2P이고, P는 정수인 것을 특징으로 하는 디지탈 장치.
KR1019840006640A 1983-10-25 1984-10-25 자성 매개 데이타 재생 시스템용 디지탈 장치 KR920003520B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT23411A/83 1983-10-25
IT8323411A IT1206332B (it) 1983-10-25 1983-10-25 Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici.

Publications (2)

Publication Number Publication Date
KR850003022A KR850003022A (ko) 1985-05-28
KR920003520B1 true KR920003520B1 (ko) 1992-05-02

Family

ID=11206854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840006640A KR920003520B1 (ko) 1983-10-25 1984-10-25 자성 매개 데이타 재생 시스템용 디지탈 장치

Country Status (6)

Country Link
US (1) US4672482A (ko)
EP (1) EP0141028B1 (ko)
JP (1) JPS60253064A (ko)
KR (1) KR920003520B1 (ko)
DE (1) DE3482431D1 (ko)
IT (1) IT1206332B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1185412B (it) * 1985-10-10 1987-11-12 Honeywell Inf Systems Tseparatore digitale di dati
IT1185411B (it) * 1985-10-10 1987-11-12 Honeywell Inf Systems Separatore digitale di dati
JP2540805B2 (ja) * 1986-04-12 1996-10-09 ソニー株式会社 ディジタル信号の伝送装置
US4734900A (en) * 1986-04-25 1988-03-29 International Business Machines Corporation Restoring and clocking pulse width modulated data
US4780844A (en) * 1986-07-18 1988-10-25 Commodore-Amiga, Inc. Data input circuit with digital phase locked loop
JPS6352307A (ja) * 1986-08-20 1988-03-05 Toshiba Corp 磁気デイスク装置
US4851932A (en) * 1988-01-29 1989-07-25 Storage Technology Corporation Adaptive compensation circuit for moving data storage media
JP2554719B2 (ja) * 1988-09-30 1996-11-13 株式会社東芝 記録データ読取り方式
US5025457A (en) * 1989-04-21 1991-06-18 Codex Corporation Synchronizing continuous bit stream oriented terminals in a communications network
US5543975A (en) * 1993-11-12 1996-08-06 Hewlett-Packard Company Removal of precompensation in a write data signal from a flexible disk controller
JP3345515B2 (ja) 1994-08-31 2002-11-18 アイワ株式会社 ピークシフト補正回路およびそれを使用した磁気記録媒体再生装置
US6419554B2 (en) * 1999-06-24 2002-07-16 Micron Technology, Inc. Fixed abrasive chemical-mechanical planarization of titanium nitride

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2234203A1 (de) * 1972-07-12 1974-01-31 Licentia Gmbh Verfahren und vorrichtung zum empfang seriell ankommender, digitaler, phasenkodierter signale
IT1007175B (it) * 1973-02-08 1976-10-30 Siemens Ag Circuito correttore digitale per correggere le sequenze di impulsi di lettura fornite da una memoria a strato magnetico
US3864735A (en) * 1973-09-12 1975-02-04 Burroughs Corp Read/write system for high density magnetic recording
US4222080A (en) * 1978-12-21 1980-09-09 International Business Machines Corporation Velocity tolerant decoding technique
US4344039A (en) * 1979-03-13 1982-08-10 Sanyo Electric Co., Ltd. Demodulating circuit for self-clocking-information
US4298956A (en) * 1979-05-14 1981-11-03 Honeywell Information Systems Inc. Digital read recovery with variable frequency compensation using read only memories
US4393458A (en) * 1980-02-06 1983-07-12 Sperry Corporation Data recovery method and apparatus using variable window
JPS5720052A (en) * 1980-07-11 1982-02-02 Toshiba Corp Input data synchronizing circuit
JPS5744233A (en) * 1980-08-28 1982-03-12 Matsushita Electric Ind Co Ltd Recorder and reproducer of digital signal
JPS5763957A (en) * 1980-10-06 1982-04-17 Hitachi Ltd Mfm demodulating circuit
US4547890A (en) * 1982-09-28 1985-10-15 Abraham M. Gindi Apparatus and method for forming d.c. free codes

Also Published As

Publication number Publication date
EP0141028A2 (en) 1985-05-15
JPS60253064A (ja) 1985-12-13
EP0141028B1 (en) 1990-06-06
DE3482431D1 (de) 1990-07-12
IT8323411A0 (it) 1983-10-25
US4672482A (en) 1987-06-09
KR850003022A (ko) 1985-05-28
JPH0566676B2 (ko) 1993-09-22
EP0141028A3 (en) 1987-12-09
IT1206332B (it) 1989-04-14

Similar Documents

Publication Publication Date Title
KR920003520B1 (ko) 자성 매개 데이타 재생 시스템용 디지탈 장치
JPH0157530B2 (ko)
US4009490A (en) PLO phase detector and corrector
EP0034055B1 (en) Variable window data recovery apparatus and method
US4344039A (en) Demodulating circuit for self-clocking-information
CA1283479C (en) Data input circuit with digital phase locked loop
US4234896A (en) PCM Recording and reproducing system
US4672483A (en) Information recording and reading apparatus having recording error checking circuit
JPH0248991B2 (ko)
US4499507A (en) Data reproducing apparatus for reproducing digital data recorded on multi-tracks
US6255911B1 (en) PLL circuit protected against noise and missing pulses in a reference signal
US4787094A (en) Apparatus for transmitting digital signal
US5402273A (en) Circuit for determining window margin for data transitions in a streaming data device
EP0751518B1 (en) Adjust bit determining circuit
JPH036694B2 (ko)
EP0222132A2 (en) Digital data separator
US4060837A (en) Variable cell width recording
US4298956A (en) Digital read recovery with variable frequency compensation using read only memories
US3996612A (en) Test code generator
US6876607B2 (en) Data recording method and apparatus for reducing fluctuation in DC component
US4053738A (en) Programmable data envelope detector
US5297115A (en) Detection of saved sectors on an optical disk
SU736162A1 (ru) Устройство дл записи и воспроизведени цифровой информации
GB2050122A (en) Data recovery system
KR940001053Y1 (ko) 데이타 백업장치의 프레임 번호 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950331

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee