KR920003472B1

KR920003472B1 - Circuit for data [db6'

Info

Publication number: KR920003472B1
Application number: KR1019890011090A
Authority: KR
Inventors: 김보경
Original assignee: 현대전자산업 주식회사; 정몽현
Priority date: 1989-08-03
Filing date: 1989-08-03
Publication date: 1992-05-01
Also published as: KR910005127A

Abstract

The generator generates worst case data pattern using simple circuit. The generator includes a timer (T1) connected to power distributer and Vcc for generating clock pulse having certain period, a first monostable multivibrator (T2) connected to the timer and a duty cycle decider for delaying the output signal of the timer by a timer constant, a second monostable multivibrator (T3) connected to the first mono stable multivibrator (T2) and a second duty decider for generating clock pulse having duty ratio of 1/2, and an AND gae (T4) for generating DB6 data pattern.

Description

'DB6' data pattern generator

제1도는 나쁜 상태 데이타 패턴에 의한 데이타 상호간의 영향을 나타낸 신호도.1 is a signal diagram showing the influence of data between bad state data patterns.

제2도는 본 발명의 회로도.2 is a circuit diagram of the present invention.

제3도는 본 발명의 실시예에 의한 타이밍도.3 is a timing diagram according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

T1 : 타이머 T2, T3 : 단안정 멀티바이브레이터T1: Timer T2, T3: Monostable Multivibrator

R1, R2, R3 : 저항 C1, C2, C3 : 캐패시터R1, R2, R3: Resistor C1, C2, C3: Capacitor

VR1 : 가변저항 T4 : AND 게이트VR1: Variable resistor T4: AND gate

본 발명은 자기기록 장치에 있어 데이타의 신뢰성 및 호환성 파라미터(parameter)를 측정하는데 필요한 'DB6'데이타 패턴을 간단한 전기적 회로를 통해 발생시키는 'DB6'데이타 패턴 발생회로에 관한 것이다.The present invention relates to a 'DB6' data pattern generation circuit for generating a 'DB6' data pattern necessary for measuring data reliability and compatibility parameters in a magnetic recording device through a simple electrical circuit.

본 발명은 자기기록을 행하는 디스크 드라이브 시스템에 있어서 매개체를 통한 자기기록시에 데이타 비트 상호간에 가장 나쁜 영향을 주는 나쁜상태 데이타 패턴(Worst Case Data Pattern)을 전기적 회로를 통해 발생시키는데 목적이 있다.An object of the present invention is to generate a worst case data pattern (Worst Case Data Pattern) that has the worst effect between data bits in magnetic recording through a medium in a magnetic disk drive system.

본 발명은 상기 목적을 달성하기 위해 전압분배를 위한 전압분배수단과 상기 전압분배수단과 Vcc전원에 연결되어 일정한 주기를 갖는 클럭펄스를 발생시키는 타이머와, 듀티 사이클 결정을 위한 제1듀티 사이클 결정수단과, 상기 타이머의 출력 및 제1듀티사이클 결정수단에 연결되어 시상수에 의해 일정시간 지연된 신호를 발생시키는 제1단안정 멀티바이브레이터와, 듀티 사이클 결정을 위한 제2듀티사이클 경정사이클 결정수단에 연결되어 상기 제1단안정 멀티바이브레이터의 출력 클럭 펄스주기와 같으며 듀티사이클이 1/2인 클럭 펄스를 발생시키는 제2단안정 멀티바이브레이터와 상기 제2단안정 멀티바이브레이터의 출력 및 상기 타이머의 출력에 연결되어 'DB6'데이타 패턴을 발생시키는 AND게이트로 구성되어 있다.According to an aspect of the present invention, there is provided a voltage distribution means for voltage division, a timer connected to the voltage distribution means and a Vcc power source for generating a clock pulse having a predetermined period, and a first duty cycle determination means for duty cycle determination. And a first single-stable multivibrator connected to an output of the timer and a first duty cycle determination means to generate a signal delayed by a time constant and a second duty cycle determination cycle determination means for duty cycle determination. A second single-stable multivibrator that generates a clock pulse equal to an output clock pulse period of the first single-stable multivibrator and has a duty cycle of 1/2, an output of the second single-stable multivibrator, and an output of the timer It consists of an AND gate that generates a 'DB6' data pattern.

이하, 첨부된 도면을 참조하여 본 발명을 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.

제1도는 나쁜 상태 데이타 패턴에 의한 데이타 상호간의 영향을 나타낸 신호도이며, 제2도는 본 발명에 의한 회로도이고, 제3도는 본 발명의 실시예에 의한 타이밍도이다. 제1도와 같이 자기 기록장치의 쓰기 데이타 패턴에서는 11011011과 같은 데이타가 없는 패턴일 경우 데이타 비트간에 가장 심한 영향을 받아 데이타 에러를 일으키는 경우가 있는데 이 데이타 비트간의 영향(피크 시프트 현상)을 측정하여 자기기록장치의 성능을 측정할 수 있다. 제2도는 상기 데이타 비트간의 성능을 측정하기 위한 나쁜 상태 데이타 패턴을 발생하도록 하기 위해 타이머(T1)와, 2개의 단안정 (Monostable) 멀티바이브레이터(T2,T3)와, 저항(R1,R2,R3)과, 가변저항(VR1)과, 캐패시터(C1,C2,C3) 및 AND게이트(T4)로 구성되어 있다. 먼저 제3도의 a와 같은 주기 △t1인 펄스파형을 타이머(T1)와 저항(R1, R2)을 이용하여 만든다. 이때, 타이머(T1)의 T단자와 TH단자는 두 저항(R1, R2)사이에 연결된다. 이 신호는 제1단안정 멀티바이브레이터(T2)의 트리거(trigger) 입력단자(T)에 연결하여 시상수 R3×C1를 이용해서 제3도의 b와 같은 펄스 A가 △t2만큼 지연된 신호를 만든다. 상기 제1단안정 멀티바이브레이터(T2)의 출력신호(B)를 다시 제2단안정 멀티바이브레이터(T3)의 트리거 입력단자(T)에 연결하고 시상수 VR×C2를 이용하여 제3도의 c와 같은 신호를 만든다. 단안정 멀티바이브레이터는 안정점이 하나밖에 없는 것으로, 트리거가 가해져서 동작상태가 바뀌면 회로의 시상수로 가해져 일정한 시간이 경과한 후 다시 원래의 안정점으로 되돌아가서 안정상태로 된다. 상기 단안정 멀티바이브레이터 동작원리로부터 제3도의 b와 c같은 펄스가 발생한다. 상기 제2단안정 멀티바이브레이터(T3)의 출력신호(C) 및 상기 타이머(T1)의 출력신호(A)를 AND게이트에 연결하여 데이타 비트간에 가장 큰 영향을 미치는 데이타 패턴인 'DB6'(1101 1011 0110)데이타의 나쁜 상태 데이타 패턴을 전기적으로 발생시킨다.FIG. 1 is a signal diagram showing the influence of data between each other due to a bad state data pattern, FIG. 2 is a circuit diagram according to the present invention, and FIG. 3 is a timing diagram according to an embodiment of the present invention. In the write data pattern of the magnetic recording apparatus as shown in FIG. 1, the dataless pattern such as 11011011 may cause the data error due to the most severe influence between the data bits. The performance of the recording device can be measured. 2 shows a timer T1, two monostable multivibrators T2, T3, and resistors R1, R2, R3 to generate a bad state data pattern for measuring performance between the data bits. ), Variable resistor VR1, capacitors C1, C2, C3, and AND gate T4. First, a pulse waveform having a period DELTA t1 as shown in FIG. 3 is generated using the timer T1 and the resistors R1 and R2. At this time, the T terminal and the TH terminal of the timer T1 are connected between the two resistors R1 and R2. This signal is connected to the trigger input terminal T of the first single-stable multivibrator T2 to produce a signal in which pulse A such as b in FIG. 3 is delayed by Δt2 using time constant R3 × C1. The output signal B of the first single-stable multivibrator T2 is again connected to the trigger input terminal T of the second single-stable multivibrator T3, and the time constant VR × C2 is used as shown in FIG. Make a signal. The monostable multivibrator has only one stable point. When a trigger is applied and the operating state changes, the monostable multivibrator is applied to the time constant of the circuit, and after a certain time passes, it returns to the original stable point and becomes stable. From the monostable multivibrator operation principle, pulses such as b and c in FIG. 3 are generated. The output pattern C of the second single-stable multivibrator T3 and the output signal A of the timer T1 are connected to an AND gate to have a data pattern 'DB6' 1110 having the greatest influence between data bits. 1011 0110) Badly generates bad state data patterns of data.

본 발명은 상기와 같이 구성되어 비교적 정확한 데이타 패턴을 간단히 구성하였으며 어느 자기기록 장치에나 이용가능한 데이타 패턴을 발생시킨다. 또한 자기기록 장치의 데이타 테스트시 별도 회로장치로 사용이 가능하며 종합 테스트장치의 일부 회로로 삽입 사용이 가능하다.The present invention is constructed as described above to simply constitute a relatively accurate data pattern and generates a data pattern usable in any magnetic recording apparatus. In addition, it can be used as a separate circuit device for data test of the magnetic recording device and can be inserted and used as a part of a comprehensive test device.

Claims

A voltage dividing means for power distribution, a timer T1 connected to the voltage dividing means and a Vcc power source for generating a clock pulse having a predetermined period, a first duty cycle determining means for determining a duty cycle, and an output of the timer And a first single-stable multivibrator T2 connected to a first duty cycle determining means for generating a signal delayed by a time constant by a time constant, a second duty cycle determining means for determining a duty cycle, and the first single-stable multi-function. A second single stability connected to the output of the vibrator R2 and the second duty cycle determining means to generate a clock pulse equal to the output clock pulse period of the first single stable multivibrator T2 and having a duty cycle of 1/2; AND gate T4 connected to an output of the multivibrator T3 and the second single-stable multivibrator T3 and the output of the timer T1 to generate a 'DB6' data pattern. 'DB6' data pattern generation circuit, characterized in that consisting of.

According to claim 1, wherein the voltage distribution means that the two resistors (R1, R2) is configured in series and connected between the T terminal and the TH terminal of the timer (T1) between the connection of the two resistors (R1, R2) 'DB6' data pattern generation circuit.

The method of claim 1, wherein the first duty cycle determining means comprises a resistor (R3) and a capacitor (C1) in series and between the resistor R3 and the capacitor (C1) connection of the first single-stable multivibrator ( 'DB6' data pattern generation circuit, characterized in that connected to the CR terminal of T2).

The multi-stage multivibrator of claim 1, wherein the second duty cycle means comprises a variable resistor (VR1) and a capacitor (C2) in series and connects the variable resistor (VR1) and the capacitor (C2). 'DB6' data pattern generation circuit, characterized in that connected to the CR terminal of (T3).