Claims (4)
전원분배를 위한 전압분배수단과 상기 전압분배수단과 Vcc전원에 연결되어 일정한 주기를 갖는 클럭펄스를 발생시키는 타이머(T1) 와, 듀티 사이클 결정을 위한 제1듀티 사이클 결정수단과, 상기 타이머의 출력 및 제1듀티 사이클 결정수단에 연결되어 시상수에 의해 일정시간 지연된 신호를 발생시키는 제1단안정 멀티바이브레이터(T2) 와, 듀티 사이클 결정을 위한 제2듀티 사이클 결정수단과, 상기 제1단안정 멀티바이브레이터(R2)의 출력 및 제2듀티 사이클 결정수단에 연결되어 상기 제1단안정 멀티바이브레이터(T2)의 출력 클럭 펄스주기와 같으며 듀티 사이클이 1/2인 클럭 펄스를 발생시키는 제2단안정 멀티바이브레이터(T3)와 상기 제2단안정 멀티바이브레이터(T3)의 출력 및 상기 타이머(T1)의 출력에 연결되어 'DB6'데이타 패턴을 발생시키는 AND게이트(T4)로 구성된 것을 특징으로 하는 'DB6'데이타 패턴 발생회로.A voltage dividing means for power distribution, a timer T1 connected to the voltage dividing means and a Vcc power source for generating a clock pulse having a predetermined period, a first duty cycle determining means for determining a duty cycle, and an output of the timer And a first single-stable multivibrator T2 connected to a first duty cycle determining means for generating a signal delayed by a time constant by a time constant, a second duty cycle determining means for determining a duty cycle, and the first single-stable multi-function. A second single stability connected to the output of the vibrator R2 and the second duty cycle determining means to generate a clock pulse equal to the output clock pulse period of the first single stable multivibrator T2 and having a duty cycle of 1/2; AND gate T4 connected to an output of the multivibrator T3 and the second single-stable multivibrator T3 and the output of the timer T1 to generate a 'DB6' data pattern. 'DB6' data pattern generation circuit, characterized in that consisting of.
제1항에 있어서, 상기 전압분배수단은 두개의 저항(R1, R2) 이 직렬로 구성되어 있으며 상기 두 저항(R1, R2) 연결 사이에서 상기 타이머(T1)의 T단자 및 TH단자로 연결된 것을 특징으로 하는 'DB6'데이타 패턴 발생회로.According to claim 1, wherein the voltage distribution means that the two resistors (R1, R2) is configured in series and connected between the T terminal and the TH terminal of the timer (T1) between the connection of the two resistors (R1, R2) 'DB6' data pattern generation circuit.
제1항에 있어서, 상기 제1듀티 사이클 결정수단은 저항(R3) 및 캐패시터(C1)가 직렬로 구성되어 있으며 상기 저항(R3)과 캐패시터(C1) 연결 사이에서 상기 제1단안정 멀티바이브레이터(T2)의 CR단자로 연결된 것을 특징으로 하는 'DB6'데이타 패턴 발생회로.The method of claim 1, wherein the first duty cycle determining means comprises a resistor (R3) and a capacitor (C1) in series and between the resistor R3 and the capacitor (C1) connection of the first single-stable multivibrator ( 'DB6' data pattern generation circuit, characterized in that connected to the CR terminal of T2).
제1항에 있어서, 상기 제2듀티 사이클 수단은 가변저항(VR1) 및 캐패시터(C2)가 직렬로 구성되어 있으며 상기 가변저항(VR1)과 캐패시터(C2) 연결 사이에서 상기 제2단안정 멀티바이브레이터(T3)의 CR단자로 연결된 것을 특징으로 하는 'DB6'데이타 패턴 발생회로.The multi-stage multivibrator of claim 1, wherein the second duty cycle means comprises a variable resistor (VR1) and a capacitor (C2) in series and connects the variable resistor (VR1) and the capacitor (C2). 'DB6' data pattern generation circuit, characterized in that connected to the CR terminal of (T3).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.