KR920007300Y1

KR920007300Y1 - Printer head driving pulse generation circuit

Info

Publication number: KR920007300Y1
Application number: KR2019890019900U
Authority: KR
Inventors: 남병덕
Original assignee: 삼성전자 주식회사; 정용문
Priority date: 1989-12-27
Filing date: 1989-12-27
Publication date: 1992-10-12
Also published as: KR910011193U

Abstract

내용 없음.No content.

Description

Print head drive pulse generator

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 제1도의 각부의 타이밍도.2 is a timing diagram of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

A : 마이콤의 헤드구동 기본신호 B : 헤드구동펄스A: Basic signal for head drive of microcomputer B: Head drive pulse

C : 시스템 클럭 신호 D : 시스템 리세트신호C: System clock signal D: System reset signal

1 : 논리합수단 2 : 티-플립플롭수단1: logical sum means 2: tee-flip flop means

3 : 카운터수단 4 : 논리곱수단3: counter means 4: logical multiplication means

본 고안은 프린터에 관한 것으로서 특히 도트프린터 헤드를 정확히 구동하기 위한 회로에 관한 것이다. 종래 방식에 있어서는 도트프린터의 헤드를 정확히 구동시키기 위해 마이콤의 타이머 인터럽트를 이용하거나, 프로그램 가능한 타이밍 콘트롤러를 이용하여 왔다. 또한 저항과 캐패시터를 이용하여 RC 시정수에 의해 도트프린터의 헤드를 정확히 구동하였다.The present invention relates to a printer, and more particularly to a circuit for accurately driving a dot printer head. In the conventional method, a microcomputer timer interrupt or a programmable timing controller has been used to accurately drive the head of a dot printer. In addition, the head of the dot printer was accurately driven by the RC time constant using a resistor and a capacitor.

여기서 마이콤이나 프로그램 가능한 타이밍 콘트롤러를 이용한 경우는 마이콤의 소프트웨어를 구동펄스에 맞는 인터럽트 타이밍을 조정하여 헤드 구동펄스를 발생시킨다. 저항, 캐패시터를 이용하는 경우는 구동펄스에 맞는 시정수를 캐패시터로 결정하여 구동펄스를 발생시킨다.In the case of using a microcomputer or a programmable timing controller, the microcomputer software adjusts the interrupt timing according to the driving pulse to generate the head driving pulse. In the case of using a resistor and a capacitor, a time constant suitable for the driving pulse is determined as the capacitor to generate the driving pulse.

그러나 이상의 경우에는 프로그램 가능한 타이밍 콘트롤러를 이용하면 고가일 뿐아니라 마이콤의 처리속도를 저하시키며, 저항 캐패시터를 이용하는 경우는 부품의 오차 및 온도상승에 따른 오차로 인해 정확한 구동펄스의 발생이 어려운 단점이 있었다.However, in the above case, the use of a programmable timing controller is not only expensive, but also reduces the processing speed of the microcomputer. In the case of using a resistance capacitor, accurate driving pulses are difficult to be generated due to component error and temperature rise error. .

따라서 본 고안의 목적은 도트프린터를 구동시킬때 정확한 구동펄스를 발생시킬 수 있는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit capable of generating an accurate driving pulse when driving a dot printer.

제1도는 본 고안의 상세회로도로서, 상기 목적을 실현할 수 있도록 마이콤(도시하지 않음)에서 출력된 헤드구동 기본신호(A)와 소정의 헤드 구동 타이밍 결정신호를 입력하여 논리합 출력하는 논리합 수단(1)과 티플립플롭수단(2)으로 이루어져 상기 논리합수단(1)의 출력 펄스를 입력하여 이전상태를 토글시켜 헤드 구동 펄스를 출력하는 헤드 구동펄스 발생수단과, 상기 헤드 구동펄스 발생수단에서 출력된 헤드 구동펄스의 인버팅 신호를 입력하여 헤드 구동을 위한 타이밍 결정 신호를 상기 논리합 수단(1)으로 출력하는 헤드 구동 타이밍결정 수단으로 구성되어 있다.FIG. 1 is a detailed circuit diagram of the present invention, in which a logical sum means for inputting and outputting a logical sum output by inputting a head drive basic signal A output from a microcomputer (not shown) and a predetermined head drive timing determination signal to realize the above object (1). Head drive pulse generation means for inputting the output pulse of the logical sum means 1 to toggle the previous state to output the head drive pulse, and the head drive pulse generation means. And a head drive timing determination means for inputting an inverting signal of the head drive pulse and outputting a timing determination signal for head driving to the logical sum means (1).

상기 구성중 헤드 구동 타이밍 결정수단은 상기 헤드 구동펄스 발생수단에서 출력된 헤드 구동펄스의 인버팅신호를 리셋트 단자(RS)로 입력하고 시스템 클럭 신호(C)가 클럭 입력단으로 입력하여 카운트업 또는 리셋트하는 카운터 수단(3)과, 상기 카운터 수단(3)의 카운팅 출력을 각각 입력하여 논리곱 출력하는 논리곱 수단(4)으로 구성되어 있다.The head driving timing determining means of the configuration inputs an inverting signal of the head driving pulse output from the head driving pulse generating means to the reset terminal RS and the system clock signal C is input to the clock input terminal to count up or It consists of the counter means 3 which resets, and the logical product means 4 which inputs and outputs the counting output of the said counter means 3, respectively.

이하 첨부된 도면을 참조하여 본 고안을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1-2도를 참조할때 마이콤(도시하지 않음)에서 제2도(a)와 같은 헤드 구동 기본신호(A)가 입력되면 논리합 수단(1)에서 논리합되어 라인(10)을 통해 티플립플롭수단(2)의 입력단(T)으로 인가된다. 이때 상기 티플립플롭수단(2)의 출력(Q)은 초기 상태에서 시스템 리세트 신호(D)에 의해 로우 상태가 되므로 상기 제2도의 a시점에서 토글되어 상기 티플립플롭수단(2)의 출력(Q)은 제2도(b)의 T2와 같이 하이로 되고 인버팅출력(Q)은 제2도(30)의 T3과 같이 로우가 된다. 이때 상기 티플립플롭수단(2)의 인버팅 출력(Q)인 로우신호가 카운터수단(3)의 리세트단(RS)에 인가되므로 상기 카운터수단(3)은 클럭단(CK)으로 입력되는 시스템 클럭신호(C)에 의해 카운팅을 하게 된다.Referring to FIGS. 1 and 2, when a head driving basic signal A as shown in FIG. It is applied to the input terminal T of the flop means 2. At this time, the output Q of the tip-flop means 2 is turned low by the system reset signal D in the initial state, so it is toggled at the point a of FIG. 2 to output the tip-flop means 2. (Q) becomes high like T2 in FIG. 2 (b) and the inverting output Q becomes low like T3 in FIG. At this time, since the low signal, which is the inverting output Q of the tip-flop means 2, is applied to the reset terminal RS of the counter means 3, the counter means 3 is input to the clock terminal CK. Counting is performed by the system clock signal (C).

이때 상기 카운팅 되는 속도는 헤드를 구동시기기 위한 타이밍에 의해 결정된다. 따라서 상기 카운터(3)의 4개 출력(Q-Q4)이 논리 "1"이 될때 즉, Q1=Q2=Q3=Q4=1이 될때 논리곱수단(4)은 라인(20)을 통해 제2도(20)의 T4와 같이 하이신호를 출력하게 된다. 상기 논리곱수단(4)에서 제2도(20)에서 출력된 T4와 같이 하이신호를 입력하는 논리합수단(1)은 제2도(10)의 T5와 같이 하이신호를 출력하게 된다. 상기 논리합수단(1)에 출력된 하이 신호는 티플립플롭수단(2)의 입력단자(T)로 인가되어 상기 티플립플롭수단(2)을 토글시켜 출력(Q)이 제2도(B)의 b시점에서 로우신호로 되게한다.At this time, the counting speed is determined by the timing for driving the head. Therefore, when the four outputs Q-Q4 of the counter 3 become logic " 1 ", that is, when Q1 = Q2 = Q3 = Q4 = 1, the logical multiplication means 4 passes through the line 20 for a second time. As shown in T4 of FIG. 20, a high signal is output. In the logical multiplication means 4, the logical sum means 1 for inputting a high signal, such as T4 output in FIG. 20, outputs a high signal as in T5 of FIG. The high signal output to the logical sum means 1 is applied to the input terminal T of the flip-flop means 2 to toggle the tip-flop means 2 so that the output Q is shown in FIG. It becomes low signal at time b of.

이때 상기 티플립플롭수단(2)의 인버팅 출력(Q)은 하이 상태가 되어 카운터수단(3)의 리세단자(RS)로 인가되므로 상기 카운터수단(3)이 리셋트되어 4개의 출력(Q1-Q4)은 모두 로우상태가 된다. 이 상태에서 마이콤에서 입력된 제2도(A)의 T6와 같은 하이신호가 입력되어 논리합수단(1)을 통해 티플립플롭수단(2)의 입력단자(T)로 인가되면 상기 티플립플롭수단(2)은 토글시켜 출력(Q)을 제2도(B)의 T7과 같이 다시 하이신호로 되게하여 전술한 설명과 동일한 동작을 반복수행 하게되어 제2도 (B)와 같은 헤드 구동펄스를 발생하게 된다. 그러므로 헤드를 구동시키기 위한 헤드 구동펄스(B)는 정확한 값이 얻어진다.At this time, the inverting output Q of the flip-flop means 2 is in a high state and is applied to the reset terminal RS of the counter means 3, so that the counter means 3 are reset and four outputs Q1 are provided. -Q4) are all low. In this state, when a high signal such as T6 of FIG. 2A input from the microcomputer is input and applied to the input terminal T of the tip-flop means 2 through the logic sum means 1, the tip-flop means (2) toggles the output (Q) to a high signal again, such as T7 in FIG. 2 (B), and repeats the same operation as described above to generate the head drive pulse as shown in FIG. Will occur. Therefore, the head drive pulse B for driving the head is obtained with the correct value.

상술한 바와 같이 본 고안의 헤드 구동시 필요한 구동펄스를 정확하게 얻을 수 있으며 종래 방식의 프로그램 가능한 타이밍 콘트롤러보다 저가로 구성할 수 있는 이점이 있다.As described above, the driving pulse required for driving the head of the present invention can be obtained accurately, and there is an advantage that it can be configured at a lower cost than the conventional programmable timing controller.

Claims

In the print head drive pulse generation circuit, a logic sum means (1) for inputting and outputting a logical sum output by inputting a head drive basic signal (A) and a predetermined head drive timing determination signal, and an output pulse of the logic sum means (1) Head driving pulse generating means for outputting the head driving pulse and the inverting signal of the head driving pulse output from the head driving pulse generating means to output the timing determination signal for driving the head to the logic sum means (1) Circuit comprising the drive timing determining means.