KR910017771A - 디지탈 신호 인코딩 장치 - Google Patents

Abstract

내용 없음

Description

디지탈 신호 인코딩 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제7도는 본 발명을 실시하는 인코딩 장치에 대응하는 디코더의 구조를 도시한 블럭도, 제8도는 제4도의 장치의 양자화 처리기에 상세한 구조를 도시한 블럭도, 제11도는 합성된 청취가능한 최소 곡선 및 상기 마스킹 스펙트럼을 도시한 그래프.

Claims (15)

1. 디지탈 신호를 복수의 주파수 대역 신호로 나누는 주파수 분주 수단과, 상기 주파수 대역 신호 각각을 상기 디지탈 신호의 복수의 샘플를 포함하는 블럭으로 구획하는 블럭 구획수단과, 상기 블럭을 계수 데이타를 형성하도록 직각으로 변환하는 직교 변환 수단과, 상기 계수 데이타를 양자화하는 양자화 수단과, 검출된 과도적 변화를 나타내는 출력을 발생하고 그에 의해 수신된 상기 신호에서의 과도적 변화를 검출하도록 동작하며, 적어도 상기 주파수 대역 신호중 최소 주파수를 수신하도록 접속된 과도적 변화 검출 수단과, 처리된 신호내 잡음의 인식을 줄이는 방식으로 상기 장치에 의해 적어도 상기 최저 주파수 대역 신호의 처리를 제어하도록 검출된 과도적 변화를 나타내는 상기 과도적 변화 검출 수단에 의해 발생된 상기 출력에 응답하는 제어 수단을 포함하는 디지탈 신호 인코딩 장치.
2. 제1항에 있어서, 상기 제어 수단은 상기 계수 데이타를 양자화하는 상기 양자화 수단에 의해 사용된 비트수를 제어하는 양자화 비트 수제어 수단을 포함하며,상기 양자화 비트수 제어 수단은 상기 과도적 변화 검출 수단에 의해 발생된 출력이 검출괸 과도적 변화를 나타낼때 상기 최저 주파수 대역 신호로부터 형성된 적어도 상기 계수 데이타를 양자화하도록 사용된 비트의 수를 증가시키도록 동작하는 디지탈 신호 인코딩 장치.
3. 제2항에 있어서, 상기 제어 수단은, 상기 양자화 수단에 의해 사용될 비트의 수를 표시하는 상기 계수 데이타의 스펙트럼 실험에 따라 상기 양자화 수단에 의해 계산된 데이타를 저장하는 제1메모리와, 상기 과도적 변화검출 수단에 의해 발생된 출력이 검출된 과도적 변화를 표시할때 적어도 상기 최저 주파수 대역 신호로부터 형성된 상기 계수 데이타를 양자화하는데 사용될 비트의 수를 증가시키도록 적절한 양만큼 상기 제1메모리에 저장한 상기 데이타와 다른 데이타를 저장하는 제2메모리와, 상기 제1메모리 대신. 상기 제2메모리를 상기 양자화 회로에 접속하도록 검출된 과도적 변화를 표시하는 상기 과도적 변화 수단에 의해 발생된 상기 출력에 응답하고, 상기 양자화 수단의 양자화 회로에 상기 제1메모리를 접속하도록 정상적으로 동작하는 스위치를 포함하는 디지탈 신호 인코딩 장치.
4. 제2항에 있어서, 상기 제어 수단은, 과도적 변화의 각각의 다른 정도에 대해 상기 양자화 수단에 의해 사용될 비트의 수를 표시하는 상기 계수 데이타의 스펙트럼 실험에 따라 상기 양자화 수단에 의해 계산된 다른 데이타를 저장하는 메모리와, 상기 과도적 변화 검출 신호의 상기 출력에 의해 나타난 과도적 변화의 적절한 정도 비트수 데이타와, 상기 양자화 수단의 양자화 회로에 의해 사용하도록, 메모리를 출력 시키는 것과 같이 어드레스를 발생시키도록 응답하며 상기 과도적 변화 검출 수단의 출력을 수신하도록 접속되고, 상기 다른 데이타에 대한 어드레스를 발생할 수 있는 어드레스 발생기를 포함하는 디지탈 신호 인코딩 장치.
5. 제1항에 있어서, 상기 제어 수단은 상기 과도적 변화 검출 수단에 의해 발생된 상기 출력이 검출된 과도적 변화를 표시할 때 적어도 상기 최저 주파수 대역 신호의 블럭 크기를 감소시키도록 동작하며, 적어도 상기 최저 주파수 대역 신호가 구획되는 블럭의 크기(블럭당 샘플의 수)를 제어하도록 동작하고 상기 블럭 구획 수단의 부분을 형성하는 블럭 크기 제어 수단을 포함하는 디지탈 신호 인코딩 장치.
6. 제1항에 있어서, 상기 제어 수단은 상기 과도적 변화 검출 수단에 의해 발생된 출력이 검출된 과도적 변화를 표시할 때 적어도 상기 최저 주파수 대역 신호의 레벨을 감소시키도록 동작하며, 적어도 상기 최저 주파수 대역 신호의 레벨을 제어하는 신호 레벨 제어 수단을 포함하는 디지탈 신호 인코딩 장치.
7. 제1항에 있어서, 상기 과도적 변화 검출 수단은 상기 블럭 구획 수단에 의해 상기 블럭으로 형성되도록 지정된 복수의 상기 최저 주파수 대역 신호의 샘플을 보다 적은 수의 블럭으로 구획하는 블럭 형성 수단과, 상기 보다 적은 블럭 각각의 에너지 양을 계산하고 그를 표시하는 출력 신호를 발생하는 에너지 계산 수단과, 상기 에너지 계산 수단의 출력 신호로부터 상기 과도적 변화 검출 수단의 출력을 형성하도록 동작하는 처리 수단을 포함하는 디지탈 신호 인코딩 장치.
8. 제7항에 있어서, 상기 처리 수단은 분할된 출력을 발생하도록 상기 에너지 계산 수단의 출력 신호 각 쌍을 분할하도록 동작하는 복수의 분할기를 포함하는 디지탈 신호 인코딩 장치.
9. 제8항에 있어서, 상기 과도적 변화 검출 수단의 출력을 형성하도록 상기 분할된 출력을 결합하는 합성 회로를 포함하는 디지탈 신호 인코딩 장치.
10. 제8항에 있어서, 상기 처리 수단은 수신하는 분할된 출력이 설정된 배수의 상기 기준 입력과 같다면 설정된 출력을 발생하고 각각 기준 입력으로 수신하는 분할된 출력을 비교하도록 동작하며 상기 분할된 출력 각각의 하나를 수신하도록 접속된 복수의 비교기와, 상기 비교기의 설정된 출력을 수신하도록 접속된 논리부가 게이트와, 상기 과도적 변화 검출 수단의 상기 출력을 형성하는 2진 출력을 발생하도록 동작하고 상기 논리 부가 게이트의 출력을 수신하도록 접속된 래치를 포함하는 디지탈 신호 인코딩 장치.
11. 제1항에 있어서, 상기 주파수 분주 수단은 상기 주파수 대역 신호의 다른 것보다 큰 대역폭을 갖는 상기 주파수 대역 신호중 가장 큰 주파수로 동작하는 디지탈 신호 인코딩 장치.
12. 제11항에 있어서, 상기 주파수 분주 수단은 상기 오디오 디지탈 신호의 거의 0 내지 6KHz, 6 내지 12KHz 및 12 내지 24KHz 대역을 나타내는 세개의 주파수 대역 신호로 상기 오디오 디지탈 신호를 분할하도록 동작하는 디지탈 신호 인코딩 장치.
13. 제1항에 있어서, 상기 주파수 분주 수단은 입력 디지탈 신호의 주파수 범위 각 반의 주파수 정보 내용을 갖는 한쌍의 출력 디지탈 신호로 인가된 입력 디지탈 신호를 분할하도록 동작하고 캐스케이드로 접속된 복수의 구적 미러 필터를 포함하는 디지탈 신호 인코딩 장치.
14. 제1항에 있어서, 상기 블럭 구획 수단과 상기 직교 변환 수단은 복수의 직교 변환 회로로 구성되며, 거기에는 상기 주파수 대역 신호 각각에 대한 상기 직교 변환 회로가 있는 디지탈 신호 인코딩 장치.
15. 제1항에 있어서, 상기 직교 변환 수단은 빠른 푸리에 변한에 블럭을 주제함으로써 상기 블럭을 직각으로 변환하도록 동작하는 디지탈 신호 인코딩 장치.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.