KR0165545B1

KR0165545B1 - 디지탈 신호 인코딩 장치

Info

Publication number: KR0165545B1
Application number: KR1019910003572A
Authority: KR
Inventors: 겐조 아까기리
Original assignee: 오오가 노리오; 소니가부시끼가이샤
Priority date: 1990-03-07
Filing date: 1991-03-06
Publication date: 1999-03-20
Also published as: KR910017771A; DE69121606D1; EP0687073A3; EP0446031A3; EP0446031B1; AU646017B2; CA2037544A1; AU7205991A; EP0446031A2; DE69121606T2; JPH03256411A; ATE142061T1; JP2913731B2; EP0687073A2

Abstract

디지탈 신호를 유효하게 인코딩하는 장치가 상기 신호를 다수의 주파수 대역 신호로 분할하는 장치(41,42)를 포함한다. 상기 주파수 대역 신호가 블럭으로 분할되고 상기 블럭이 계수 데이타를 형성하도록 직각으로 변환된다(43,44,45). 그래서 상기 계수 데이타가 양자화된다(58). 회로(50)는 주파수 대역 신호중 적어도 가장 낮은 주파수 신호가 과도 전류를 포함하는지를 검출한다. 만약 그렇다면, 처리된 신호의 잡음 감지를 감소시키기 위해, 제어 회로(57,102,100)가 적어도 상기 최저 주파수 대역 신호의 처리를 제어한다. 상기 제어 회로는, 과도 전류의 검출의 경우에, 적어도 상기 최저 주파수 대역 신호를 양자화하기 위해 사용된 비트의 수를 증가시키며, 적어도 상기 최저 주파수 대역 신호의 블럭 크기를 감소시키고, 적어도 상기 최저 주파수 대역 신호의 레벨을 감소하도록 동작될 수도 있다.

Description

디지탈 신호 인코딩 장치

제1도는 과도 전류 변화가 빠른 푸리에 변환에 앞서 발생하는 데이타를 도시한 그래프.

제2도는 제1도에 도시된 데이타의 빠른 푸리에 변환 및 역의 빠른 푸리에 변환 후에 발생하는 노이즈 발생을 도시한 그래프.

제3도는 일시적 마스킹을 설명하기 위해 사용된 그래프.

제4도디지탈 데이타를 유효하게 인코딩하기 위해 본 발명을 실시하는 장치의 개략적 블럭도.

제5도는 제4도의 장치의 대역 분할을 실시하는 방법을 도시한 챠트.

제6도는 주파수 및 시간 영역의 분해도.

제7도는 본 발명을 실시하는 인코딩 장치에 대응하는 디코더의 구조를 도시한 블럭도.

제8도는 제4도의 장치의 양자화 처리기의 상세한 구조를 도시한 블럭도.

제9도는 버크(Burke) 스펙트럼을 도시한 그래프.

제10도는 마스킹 스펙트럼을 도시한 그래프.

제11도는 합성된 청취가능한 최소 곡선 및 상기 마스킹 스펙트럼을 도시한 그래프.

제12도는 비트 할당을 수행하는 또다른 방법을 도시한 블럭도.

제13도는 과도 전류가 직교 변환에 앞서 최저 주파수 대역의 블럭에서 검출될시에, 잡음 감지를 감소시키는 비트할당수 변화와는 다른 기술을 도시한, 디지탈 데이타를 유효하게 인코딩하기 위해 본 발명을 실시하는 또다른 장치의 개략적 블럭도.

* 도면의 주요부분에 대한 부호의 설명

19 : 감산기 31 : 양자화 처리기

52,53 : 비교기 58 : 양자화 처리기

18,70 : 합성회로 71 : 어드레스 발생회로

본 발명은 디지탈 신호를 인코딩하는 장치에 관한 것이다.

공지된 디지탈 신호 인코딩 장치가 비트 할당 인코딩 기술을 사용하는데, 상기 기술에 따라 음성 또는 다른 오디오 신호와 같은 입력 디지탈 신호가 시간 또는 주파수 축에서 다수의 채널로 분할되고 각각의 채널용 비트의 수가 상기 입력 디지탈 신호를 유효하게 인코드 하기 위해 적당하게 할당된다. 예를 들어, 상기장치는 오디오 또는 다른 신호가 시간 축에서 상기 신호를 인코딩하기 위해 다수의 주파수 대역으로 분할되는 보조(sub)대역 코딩(SBC)과; 상기 신호가 시간 축의 상기 신호를 구적 변환하므로 다수의 주파수 대역을 각각의 대역에서 상기 신호를 적당하게 인코딩하는 주파수 축의 신호로 분할하는 이른바 적당한 변환 코딩(ATC) 또는; sub 밴드 코딩 (SBC)의 조합인 이른바 적합한 비트 할당 코딩 (APC-AB) 및 시간 축의 신호를 다수의 대역으로 분할하며, 각각의 대역신호를 기저대(저주파수 대역)로 변환하는 이른바 적합한 예보 코딩(APC)을 사용할 수도 있고, 그러므로 상기 신호를 예보하게 인코딩하는 다수의 크기의 선형 예보 분석을 수행한다.

예를 들어, 상기 다양한 유효한 인코딩 기술로 대역 분할하기 위해 사용된 특수 공정은 주어진 유닛 시간에서 입력 오디오 신호를 블럭으로 분할하는 단계와, 각각의 블럭에서 FFT 계수 데이타를 얻기 위해 각각의 블럭에 대해 빠른 푸리에 변환 (FFT)을 수행하므로 시간축을 주파수 축으로 변환(구적 또는 직각 변환)하는 단계와, 상기 계수 데이타를 다수의 주파수 대역으로 분할하는 단계를 포함할 수도 있다. 이 경우, 인코딩은 상기 FFT 계수 데이타를 양자화(또는 재양자화)하므로 형성된다. 대역으로 오디오 신호의 분할은 예를들어, 인간의 청취력의 특성을 고려하는 방식으로 수행될 수도있다. 즉, 오디오 신호가 다수의 대역(예를들어, 관대역으로 분할 될수도 있으며 따라서, 일반적으로 임계 대역으로 언급되는 고 주파수 대역)이 폭넓은 대역폭을 갖는다.

상기 인간의 청취력은 이른바 일시적인 마스킹 효과 및 이른바 동시 마스킹 효과를 포함하는 다양한 음향 마스킹 효과를 포함한다. 상기 동시 마스킹 효과는 비교적 저 레벨의 음향이 들리지 않을 수 있도록 비교적 고 레벨의 음향에 의해 마스크되어진 비교적 고 레벨의 음향과 동시에 발생되는 비교적 저 레벨의 음향(또는 노이즈)를 초래한다. 상기 일시적인 마스킹은 이른바 포워드 마스킹 및 백워드 마스킹 효과를 각기 제공하기 위해 고 레벨의 음향 전후 양쪽에 발생한다. 상기 포워드 마스킹 효과는 고 레벨 음향 과도 전류후에, 비교적 긴시간주기(예를들어, 약 100밀리세컨드)동안 계속되는 반면에, 상기 백워드 마스킹 효과는 짧은 시간 주기(예를들어, 약 5 밀리 세컨드)동안 계속된다. 상기 포워드 및 백워드 마스킹 효과의 레벨(량)이 각기 약 20dB 및 30dB이다.

주어진 유닛 시간에서 오디오 신호는, 상기 신호가 엔코드될시에, 빠른 푸리에 변환에 종속되면, 액의 빠른 푸리에변환 (IFFT)은, 상기 신호가 티코드될시 수행된다. 상기 FFT 및 IFFT에의해 발생된 잡음이 일반적으로 1 인코딩 및 디코딩에 의해 얻어진 신호로 블럭의 전체를 통해 나타날 것이다. 따라서 , 과도 전류 음향 레벨변화가 FFT 또는 IFFT에 종속되는 블럭 B에서 발생하거나, 또는 (예를들어) 상기 블럭 B에서 신호의 과도 전류 증가가 첨부한 도면 중 제1도에 도시된 바와같이, 상기 블럭의 노 음향또는 노 신호신호부분 U내로 캐스터네츠(castanet)와 같은 타악기에 의해 발생된 신호를 닮은 갑자기 증가한 레벨을 가진 신호부분 C의 출현을 초래하면, 상기 FFT 또는 IFFT 처리의 수행에 의해 발생된 잡음 성분이 상기 노-신호부분 U에서 발생할 것이다. 즉, 고 레벨 신호부분 C으로부터 발생한 잡음 성분이 상기 첨부한 도면중 제2도에 도시된 바와같이 상기 비-신호부분 U에서 발생할 것이다. 그러므로, 상기 신호가 재생되면, 상기 본래의 비-신호부분 또는 영역에서 발생된 상기 잡음이 쉽게 감지할 수 있을 것이다. 이러한 과도 전류 변화를 가진 블럭의 FFT 또는 IFFT처리에 의해 상기 고레벨 신호부분 C이 비교적 보다 더 쉽게 들을 수 없는데, 이는 첨부한 도면중 제3도에 도시된 바와같이 비교적 긴 포워드 마스킹 제3도에 도시된 바와 같이 비교적 긴 포워드 마스킹 FM기간에 의해 마스크되기 때문이다. 그러나, 상기 백워드 마스킹 BM이 비교적 짧은 시간 주기 동안 지속되기 때문에, 상기 고 레벨 신호부분 C전에 발생된 잡음이 보다 쉽게 들린다. 즉, 상기 백워드 마스킹이 유효하게 되는 시간전에 발생된 상기 잡음이 보다 쉽게 들린다.

앞서-언급된 백워드 마스킹 BM에 의한 잡음의 억제가 기대될 수 없는 경우에 대한 대책으로서, 상기 백워드 마스킹 BM이 유효한 시간주기(예를들어, 5 밀리 세컨드)와 대략 동일하도록 상기 빠른 푸리에 변환이 인가되는 유닛 시간블럭의 길이를 짧게하는 가능성에 대한 고려가 주어졌을 수 있다. 즉, 고 레벨 신호부분 C에 의해 야기된 상기 백워드 마스킹 BM 효과가 유용한 시간 주기에 유효한 엔코딩의 시간분해(블럭길이를 짧게함)를 중가하기 위한 고려가 주어졌을 수 있다.

그러나, 푸리에 변환되는 상기 유닛 시간블럭의 길이를 짧게하는 것이 블럭에서 샘플의 수를 증가할 것이기 때문에 푸리에 변환에 의해 제공된 주파수 분해가 역으로 낮춰진다.

일반적으로, 인간의 청취력의 주파수 분석 능력이 한층 높고 낮은 주파수에 각기 비교적 낮고 비교적 높다. 따라서, 실제로, 유닛항목 블럭 길이가 상기 한층 낮은 주파수 대역 또는 범위에서 필요한 주파수 분해를 보장하는 필요성의 관점에서 크게 짧아질 수 없다. 즉, 상기 한층낮은 주파수 대역 또는 범위에서 더 높은 시간 분해를 갖는 것이 양호하다.

일반적으로, 상기 블럭이 낮은 주파수 대역신호에 대해서는 길고 고 주파수 대역 신호에 대해서는 역으로 짧기 때문에, 상기 고 주파수 대역에서 상기 시간 분해를 증가하는 것(상기 블럭 길이를 짧게하는 것)이 효과적이다.

본 발명의 목적은, 다지탈 신호 인코딩 장치로, 상기 디지탈 신호로부터 분할되어 왔고 과도 전류를 포함하는 주파수 대역 신호의 변환에 의해 발생된 잡음 감지를 최소화하는 것이다.

본 발명의 또다른 목적은, 디지탈 신호 인코딩 장치로, 일시적 마스킹 효과의 사용을 마스킹하므로 이러한 변환에 의해 발생된 잡음 감지를 최소화하는 것이다.

본 발명의 또다른 목적은 높은 시간 분해가 고 주파수 대역에서 이루어질 수 있고 고 주파수 분해가 저 주파수 대역에서 이루어질 수 있고, 저 주파수 대역에서 블럭의 고 레벨신호에 기인하여 발생된 잡음 감지가 감소될 수 있고, 상기 시간 분해가 더 높게 행해질 수 있는 디지탈 데이타를 유효하게 인코딩하는 장치를 제공하는 것이다.

앞서 언급된 목적을 만족시키기위해, 고 주파수 대역이 폭넓은 대역폭을 갖도록 입력 디지탈 데이타가 다수의 대역으로 분할되며; 다수의 샘플을 포함하는 블럭이 각각의 상기 분할된 대역에 대해 형성되며; 계수 데이타가 각각의 대역의 각각의 블럭의 구적(직각)변환을 수행하므로 얻어지고; 상기 계수 데이타가 양자화되는 디지탈 데이타를 효과적으로 인코딩하는 장치를 제공하는 본 발명에 있어서, 상기 장치가 적어도 가장 낮은 주파수 대역의 데이타 블럭(구적 변환전에)의 과도 전류 변화를 검출하는 검출회로와, 과도 전류 변화가 존재할시에 저 주파수 대역 계수 데이타용으로 할당된 비트의 수가 증가되도록, 구적용 할당비트의 수를 결정하고 상기 검출회로의 출력에 따라 제어되는 결정수단을 포함하는 것을 특징으로 한다.

상기 블럭이 형성될시에, 상기 블럭의 길이가 고 주파수 대역에서 더 길게 만들어 질 수 있고, 한 블럭의 샘플의 수가 증가될 수 있다(시간 분해가 더 높게 만들어짐). 양자화되는 각각의 밴드의 상기 계수 데이타가 이른바 임계영역 또는 임계 대역 영역을 만드는 각각의 밴드(예를들어, 25밴드)의 계수 데이타 일 수 있다.

만약 적어도 상기 가장낮은 주파수 대역에서 데이타 블럭에 과도 전류 변화가 존재하면, 상기 블럭내의 데이타의 잡음영향이 상기 가장 낮은 주파수 대역에서 상기 블럭의 양자화 할당비트의 수를 증가시키므로 감소될 수 있다.

과도 전류가 검출되는 상기 최저 주파수 대역 신호의 블럭의 양자화를 위해 사용된 비트의 수를 증가 시키므로 이루어진 유사한 효과가 상기 블럭크기를 감소시키거나 또는 상기 최저 주파수 대역 신호의 레벨을 감소시키므로 이루어질 수 있다.

본 발명의 상기 및 다른 목적, 특징 및 잇점은 첨부한 도면과 관련하여 판독되어지고 동일한 기준이 동일한 항목을 나타내는 이하 상세한 설명에 나타날 것이다.

이제 본 발명의 실시예가 도면과 관련하여 설명될 것이다.

제4도는 앞서-언급된 sub대역 코딩(SBC)기술을 사용하여, 일련의 디지탈 샘플의 형태로 음성 또는 다른 오디오신호와 같은 입력 디지탈 데이타를 인코드 하도록 동작하는 디지탈 데이타를 유효하게 인코딩하는 본 발명을 실시하는 장치를 도시한다. 즉, 제4도에 도시된 장치의 실시예에서, 입력단자(30)를 통해 공급된 입력 디지탈 데이타가 공지된 방법으로 이른바 구적 미러필터(QMFs 41,42)에 의해 다수의 주파수 대역(주파수 대역 신호)으로 분할된다. 상기 분할된 밴드의 밴드폭이 일반적으로 주파수에 대해 증가하도록 상기 분할이 수행된다. 따라서, 이하보다 상세히 설명된 바와같이, 본 예에서, 입력신호가 3개의 대역으로 분할되는데 가장높은 대역이 12kHz의 밴드 폭을 가지며 다른 2개의 대역이 각각 6kHz의 대역폭을 갖는다.

다수의 샘플을 포함하는 블럭이 3개의 빠른 푸리에 변환(FFT)회로(43,44,45)중 각각의 한 회로에 의해 각각의 분할된 대역에 대해 형성된다. 구적(직각)변환(시간 축이 주파수 축으로 변환됨)이 계수 데이타(FFT 계수데이타)를 얻기 위해, 예를 들어, 빠른 푸리에 변환에 의해, 상기회로(43,44,45)중 각각의 한 회로의 각각 블럭에 대해 형성된다. 즉, 종래 기술에서 공지된 방법으로, 각각의 상기회로(43,44,45)가 모두 상기회로에 인가된 각각의 분할된 주파수 대역 신호로부터 샘플의 블럭을 형성하는 블럭 분할 수단과, 상기 블럭을 계수 데이타로 직각으로 변환하는 직각 변환 수단으로서 작용한다.

그래서 상기 회로(43,44,45)로부터의 FFT 계수 데이타가 양자화 처리기(58)에 의해 적합한 할당비트 수(이하 기술된 바와같은)로 양자화되고, 결과로서 발생한 상기 양자화된 데이타가 출력단자(31)에서 출력된다.

상기 블럭이 상기회로(43,44,45)에 형성될 시에, 시간 분해가 고 주파수 대역에서 증가되며(블럭의 길이를 확장하므로), 동시에 주파수 분해가 저 주파수 범위에서 증가된다(한 블럭의 샘플의 수를 증가시키므로). 본 예에서, 양자화되는 각각의 대역의 계수 데이타가 인간의 청취력의 스펙트럼의 임계영역을 만드는 이른바 임계영역(이하 참조)을 구성하는 다수의 대역(예를들어, 25대역)의 각각의 대역의 계수 데이타이다.

제4도의 장치가 구적 변화전에 적어도 상기 최저 분할된 주파수 대역에서 블럭 데이타의 과도 전류 변화를 검출하는 과도 전류 검출회로(50)와, 양자화 처리기(58)에서 수행된 양자화용 할당비트의 수를 결정하는 비트 할당회로(57)를 포함한다. 상기 비트 할당회로(57)는 검출회로(50)에 의해 발생된 출력에 따라 제어된다. 특히, 과도 전류 변화가 상기 회로(50)에 의해 검출될시에, 최저 주파수 대역에서 상기 FFT 계수 데이타 즉, FFT 회로(45)에 의해 발생된계수 데이타의 양자화에 사용된 할당 비트의 수가 증가된다. 즉, 본 실시예의 검출회로(50)는 제1도와 관련하여 앞서 설명된 바와같이, 과도 전류변화 특히, 신호의 레벨이 증가하는 상승부분(리딩에지)을 포함하는 블럭을 검출하도록 동작한다.

제4도의 장치가 이러한 신호부분을 포함하는 것이 발견된 상기 가장낮은 주파수 대역의 블럭의 양자화에 사용된 비트의 수를 증가시키므로 상기 앞서-언급된 고 레벨 신호부분 C에 의해 발생된 노이즈의 감지를 감소시킨다(제1도 내지 제3도와 관련하여 앞서 설명된 바와같음).

이제 보다 상세히 제4도를 참조하면, 입력단자(30)에 공급된 오디오 디지탈 데이타가 를 들어, 24kHz의 샘플링 주파수로 샘플화되어 왔다. 상기 디지탈 데이타는 상기 QMFs(41,42)에 의해 앞서-언급된 3가지 주파수 대역 즉, 비교적 넓은 최고 주파수 대역(12 내지 24kHz)와, 비교적 협소한 중간 주파수 대역 (6 내지 12kHz) 및, 최저 주파수 대역(0 내지 6kHz)으로 분할된다. 상기 QMF(41)가 상기 FFT 회로(43) 및 QMF(42)에 공급된 12 내지 24kHz 및 0 내지 12kHz 출력과 앞서-언급된 최고 주파수 대역을 구성하는 12 내지 24kHz출력을 각기 제공하기 위해 0 내지 24kHz디지탈 데이타를 분할한다. QMF(42)에 인가된 0 내지 12 kHz 는 QMF(42)에 의해서 제각기 FFT회로(44 및 45)에 공급되어 있는 0 내지 6kHz 출력으로 또한 분할되며, 6 내지 12kHz 내지 6kHz 출력은 제각기 상기에서 언급한 중간 및 최저 주파수 대역을 구성한다.

각각의 FFT 회로(43,44 및 45)는 그 자체에 공급받은 각각의 주파수 대역 데이타의 다수의 샘플을 각각 포함하는 연속블럭을 형성하고 FFT계수 데이타를 제공하도록 각각의 블럭에 푸리에 변환을 제공한다. FFT 회로(43)는 각각의 64 샘플의 블럭을 형성하고 각 블럭에 대한 FFT 계수 데이타를 발생한다. 상기의 결과로서, 적절한 주파수 대역(12 내지 24kHz)으로하는 시간 해는 약 2.67(ms)만큼 높다. FFT 회로(44)는 FFT 계수 데이타를 제공하는 64 샘플을 각각 포함하는 블럭을 형성한다. 상기 결과로서, 6 내지 12kHz대역에서의 시간해는 약 5.3(ms)이다. FFT 회로(45)는 128 샘플을 각각 포함하는 블럭을 형성함으로서 FFT 계수 데이타를 발생하며, 그로써 0내지 6kHz대역에서의 시간 해는 약 10.67(ms)이다.

본 실시예에서, 양자화는 인간의 청각특성을 기초하여 마스킹을 고려한 다수의 적응 할당비트를 사용하여 양자화 처리기(58)로 수행된다. 따라서. FFT 회로(43,44, 및 45)의 출력은 인간의 청각과 유사한 방법으로 상기에서 언급한 원추형 영역을 기초로하거나 각각의 부분에 대응하도록 된다. 즉, FFT 회로(43)의 출력은 원추형 영역의 고 주파수 부분 또는 대역으로 제각기 B1 내지 B25에 설계된 25 원추형 대역의 B24 및 B25등과 같은 2개의 대역에 대응한다. FFT 회로(44)의 출력은 대역 B21 내지 B23등과 같은 3개의 대역과 대응한다. FFT 회로(45)의 출력은 저 주파수 부분 또는 대역 또는 원추형 영역에 마킹하는 대역 B1 내지 B20등과 같이 20개의 대역에 대응한다.

대역분할이 상기의 실시예로 주파수축에 영향을 주는 방법은 제5도에 도시되어있다. 주파수 및 시간 영역 또는 범위로 하는 해는 제6도에 도시된 바와 같다.

제5도에 있어서, 저 주파수(0 내지 6kHz)에서의 계수 데이타 수는 대역 B1 내지 B8의 각각에 대한 하나, 대역 B9 내지 B11의 각각에 대한 둘, 대역 B12 및 B13에대한 셋, 대역 B14 내지 B16의 각각에 대한 넷, 층 64를 마킹하는 대역 B19에 대한 9와 대역 B20에 대한 11, 즉 대역 B1 내지 B16에 대한 32 및 대역 B17 내지 B20에 대한 32가 되도록 선택된다. 중간 주파수(6 내지 12kHz)대역 B21 내지 B23에서의 계수 데이타 수는 대역 B21 에 대한 7, 대역 B22에 대한 11과 층 32를 마킹하는 대역 B23 에 대한 14가 되도록 선택된다. 계수 데이타의 수는 총 32를 마킹하는 고 주파수(12kHz 내지 24kHz)대역 B24 및 B25의 각각에서 16이다.

제6도는 빠른 푸리에 변환동작과 상기에 언급한 대역 분할에 사용될 수 있는 바와 같은 처리기의 한 유닛을 도시한다. 블럭은 항 b(m, n)내에 두개의 파라미터 m 및 n로 특정되며, 여기서 m은 대역수를 나타내고 n 는 시차를 나타낸다. 제6도는 0내지 6kHz의 각 대역내의 한 블럭이 10.67ms(시간해)의 시간길이(지속기간)를 가지며, 6 내지 12kHz 중간 주파수 대역내의 한 블럭은 5.3ms 의 시간길이(지속기간)를 가지며, 12 내지 24kHz 고 주파수 대역내의 한블럭은 2.67(ms)의 시간길이(지속기간)를 갖는다.

즉, 상기에서 기술한 바와같이, 인간의 청각에 필요로하는 주파수 및 시간축의 해는 동시에 본 실시예로 만족된다. 주파수 해는 처리하기 위한 샘플수가 저 주파수(0 내지 6kHz)에서 높으므로 높다. 상기 대역 폭은 크게 되고 고주파수 (12 내지 24kHz)에서 시간해는 높게 된다. 상기 시간해는 또한 중간 주파수(6 내지 12kHz)에서 높게 된다. 만약, 제1도에 도시된 바와같이, 일시적인 변화(고신호 레벨부분 C)가 블럭내에 마킹하는 데이타는 검출된다면, 블럭의 빠른 푸리에 변환 처리가 어떤 FFT 회로(43,44 및 45)에 의해 수행될때, 제2도에 도시된 상기에 기술한 잡음은 고 레벨 신호부분 C에 의해 신호를 갖지않은 블럭의 부분 U에 발생된다. 역으로 향한 마킹이 고레벨 신호부분 C에 의해 블럭 라스트에 작용하는 시간 주기는 상기에서 언급한 바와같이 약 5ms이다. 따라서, 블럭 길이를 감소시키는 것이 필요하며, 그것은 잡음을 마스크하도록 역으로 향한 마스킹 작용을 효과적으로 사용하기 위하여 약 5ms에서의 시간해이다. 고 주파수(12 내지 24kHz)대역과 중간 주파수(6내지 12kHz)대역에서의 시간해가 제각기(상기에서 언급한 바와같이)2.67ms 및 5.3ms 이므로, 본 실시예의 인코딩 장치에 있어서, 고 및 중간 주파수 대역에서의 시간해는 거의 만족한다. 교정 동작은 필요로하지 않게 된다.

그러나. 본 실시예의 장치에 있어서, 저 주파수 대역(0 내지 6kHz)에서의 시간해는 상기에서 언급한 바와같이, 저주파수 대역에서 필요한 주파수해를 확실하게 하기 위하여, 10.67ms이다. 상기 장치는 시간해가 1-0.67ms 일지라도, 저 주파수 대역의 블럭에 나타나는 고 레벨 신호부분 C에 기인하여, 잡음을 타개하도록 설계된다. 상기 목적을 달성하기 위하여, 일시적인 변화를 갖는 블럭이 저 주파수 대역의 정방형 변환전에(회로(50)에 의해) 검출될때, 저주파수 대역내의 블럭의 FFT 계수 데이타의 양자화(양자화 처리기(58)에서)에 대한 할당비트의 수는 잡음의 지각력이 감소되도록 감소된다.

이제, 검출회로(50)의 구성과 저 주파수 대역에서 과도기를 검출하는데 어떻게 동작하는 가가 보다 상세하게 설명될 것이다. 제4도를 다시 참조하면, QMF(42)의 저주파수 출력으로 있는 0 내지 6kHz출력(분할된 주파수 대역)은 검출회로(50)의 작은 블럭 형성회로(46)에 또한 인가된다. 상기 작은 블럭 형성회로(46)는 또한 한 블럭(또는 보다 정확히, 이들 샘플들은 블럭으로 형성되도록 미리정해진다.) 분할하며, 상기회로(46)는 세개의 (비교적) 작은 블럭(T₁, T₂및 T₃) 으로 FFT 회로(45)의 경우에서 128샘플을 포함한다. 세개의 작은 블럭은 T₁, T₂및 T₃의 일시적인 순차로 발생된다. 작은 블럭 T₁, T₂및 T₃은 제각기 각각의 작은 블럭의 에너지 값을 결정하는 에너지 계산회로(47,48 및 49)에 인가된다. 에너지 계산회로(47 및 48)에 의해 결정된 작은 블럭의 에너지 값은 분할기(51)에 피드되고 에너지 계산회로(48 및 49)에 의해 결정된 에너지 값은 분할기(52)에 인가된다. 작은 블럭 T₂의 에너지 값은 출력(T₂/T₁)을 공급하도록 분할기(51)내의 작은 블럭 T₁의 에너지 값에 의해 분할된다. 작은 블럭 T₃의 에너지 값은 작은 블럭T₂의 에너지 값에 의해 분할기(52)에 출력 (T₃/T₂)를 제공하도록 분할된다. 분할기(51 및 52)로 부터의 출력(T₂/T₁) 및 (T₃/T₂)은 제각기 비교기 (비교회로)(53 및 54)에 인가된다. 각각의 비교기(53 및 54)는 그 자체와 접속된 분할기(51 및 52)의 하나로부터 그 자체에 공급된 출력과 그 공급된 출력이 M배의 기준 입력 인지 아닌지의 여부를 결정하도록 공통단자를 걸쳐 양쪽의 비교기(53 및 54)에 공급된 기준 입력을 비교한다. 한결같은 하나의 유닛 작은 블럭내의 변화가 M배의 기준 입력을 초과할때, 예정된 신호는 비교기(53) 및/또는 비교기(54)로부터 출력된다. 즉, 128 샘플을 각각 포함하는 블럭중 하나의 블럭이 그곳에 일시적인 변화를 갖는 것을 표시하는 예정된 신호가 출력된다. 비교기(53 및 54)의 출력은 OR(논리합)게이트(55)를 걸쳐 래치회로(56)에 인가된다. 래치회로(56)는 단자(32)상에 클럭신호와 동기화하여 OR게이트(55)의 출력을 받아, 128 샘플의 블럭당 하나의 비로 공급되며, 그것을 비트할당회로(57)에 인가한다. 역으로 향한 마스킹 효과가 기대될 수 없는 일시적인 변화를 갖는 블럭은 다만, 분할 및 비교를 수반하는 상기 일련의 처리동작을 수행하여 검출될 수 있다. 예컨대, 고레벨 신호부분 C에 기인하여 역으로 향한 마스킹 작용이 완료되지 않은 블럭은 블럭의 리딩 엣지로 부터 신호의 리딩 엣지까지 시간 주기가 5ms 보다 길므로, 검출될 수 있다.

비트 할당회로(57)는 단지 128 샘플블럭당 래치회로(56)에 의해 받게된 상기 예정된 신호에 응답하여 0 내지 6kHz 대역내의 블럭의 양자화 할당 비트의 수를 증가시킨다. 예컨대, 저 주파수 대역내의 각 대역의 블럭에 인가된 할당비트의 수는 다른 주파수 대역내의 블럭에 인가된 것보다 한비트 만큼 크게 만들 수 있다. 대안적으로, 일시적인 변화를 갖는 블럭에 인가된 할당 비트의 수는 다른 블럭에 인가된 것의 2배로 만들 수 있다.

따라서, 본 실시예에서, 만약, 저 주파수 대역내의 블럭이 과도적 변화를 갖는 것이 검출된다면, 그 블럭내의 잡음의 지각력은 그 블럭에 인가된 양자화 비트의 수를 증가시킴으로서 감소된다. 과도적 변화를 갖는 블럭의 검출이 저 주파수 대역내에 실행되므로 기능부전은 검출이 예컨대 충분한 대역내에 실행되는 경우와 비교되는 바와같이 감소된다. 저 주파수 대역내의 양자화 할당비트의 수가 증가된다면, 할당비트의 수는 감소된다.

제4도를 참조하여 기술된 인코딩장치에 대응하는 디코더의 구조는 제7도에 도시되어 있다. 제7도에 있어서, 제4도의 출력단자(31)로 부터의 데이타는 입력단자(61)에 전송된다. 상기 전송데이타는 디멀티플렉서(62)에 의해 고 주파수 대역(12 내지 24kHz의 범위로 마킹하는 대역 B24 및 B25), 중간 주파수 대역 (6 내지 12kHz범위로 마킹하는 대역 B21 내지 B23)과 저 주파수 대역 (0 내지 6kHz의 범위로 마킹하는 대역 B1 내지 B20)내의 데이타로 분할된다. 고, 중간, 및 저 주파수 대역내의 데이타는 제각기 신속한 푸리에 변환(IFFT)회로 (63,64 및 65)를 반전시키도록 전송되며, 입력 데이타에 처리하는 신속한 푸리에 변환에 역으로 인가한다. IFFT회로(64 및 65)의 출력을 QMF(42)의 것에 안전하는 특성을 갖는 합성필터(66)에 피드되므로서, 입력된 데이타는 서로 다르게 합성된다. 합성필터(66)와 IFFT회로(63)의 출력은 QMF(41)의 것과 반전하는 특성을 갖는 합성필터(67)에 피드되므로서, 입력된 신호는 합성된다. 합성필터(67)의 출력은 디코드된 출력으로서 출력단자(68)에 인가된다.

제4도의 양자화 처리기(58)의 회로에 대한 상세한 구조는 제8도에 도시되어 있다. 제8도의 회로는 그들이 진폭 및 위상 정보 발생회로(12)와 대역분할회로(13)(둘다 이하에 기술함)에 의해 처리되어 진후 제4도의 FFT 회로(43,44 및 45)로부터 FFT 계수 데이타를 수신하는 총합 검출회로를 포함한다. 총합 검출회로(14)는 각 대역의 에너지(또는 피크값, 또는 평균값)을 기초로한 각 대역 유니트의 할당가능한 잡음 레벨를 프리셋하는 잡음레벨 프리셋팅 수단을 포함한다. 총합 검출회로(14)는 필터회로(15)가 뒤따르게 된다. 양자회로(24)는 각 대역의 에너지(총합 검출회로(14)에 의해 검출되므로)에 따른 각 대역의 양자화를 수행하며, 할당 비트의 수는 잡음레벨 프리셋팅수단의 레벨차에 따라 결정하며, 일시적인 변화가 검출되는 저 주파수 대역의 블럭에 대한 할당비트의 수를 증가시킨다. 잡음레벨 프리셋팅 수단은 원추형 대역의 주파수가 높은 대역의 같은 에너지에 대한 높은 할당가능한 잡음레벨을 프리셋트한다.

제8도에 도시된 바와같은 회로는 제4도를 참조하여 상기에 도시되고 기술되어 있으며, 정방형 변환전에 적어도 저주파수 대역의 데이타의 블럭내의 과도적 변화를 검출하는 검출회로(50)와 양자화 할당 비트의 수를 결정하는 (제4도를 참조하여 상기에 또한 도시되고 기술함) 비트 할당회로를 포함한다. 비트 할당회로(57)는 상기에 기술된 바와같이, 과도적 변화가 검출될때, 저 주파수 대역 FFT 계수 데이타에 대한 양자화 할당비트의 수를 증가시키도록, 검출회로(50)의 출력에 따라 제어된다.

제8도의 회로에 있어서, 할당가능 잡음 레벨을 프리셋트하는 할당함수는 이하에 기술되는 바와같이, 할당함수를 기초로하여 할당 가능한 잡음레벨을 프리셋팅하기 위한 할당함수제어회로(28)에 의해 제어된 할당함수 발생회로(29)애 의해 발생된다.

그후, 양자화 회로(24)로 부터 양자화 출력은 제8도 회로의 출력단자(2)로부터 출력된다.

제8도의 회로는 유닛 블럭(프레임)정수당 비트비를 마킹하기 위해 적합한(소위. 비트 팩킹)비트 비를 또한 수행한다.

즉, 제8도에서, 예컨대, 실수 및 허수부 값 Re 및 In을 포함하는 FFT 계수 데이타는 각각의 FFT회로(43,44 및 45)로부터 얻어질 수 있다. FFT 계수 데이타는 진폭 및 위상 정보 발생회로(12)에 전송되며, 상기 진폭값 Am및 위상값은 실수부 값 Re와, 허수부 값 Im으로부터 얻어지며, 진폭값 Am을 나타내는 정보는 출력된다. 상기에 관해서, 인간의 청각이 다른 주파수 영역내의 진폭(전력)에 대해 일반적인 감지성이나, 위상에 대해 비감지성으로, 진폭 및 위상 정보 발생회로(12)는 다만 그 다음 처리를 위하여 진폭값 Am을 출력하고 다만 본 진폭값 Am 은 대역 분할회로(13)에 전송된다. 대역 분할회로(13)는 진폭값 Am을 나타내는 데이타를 원추형 대역폭으로 분할한다. 대역분할회로(13)내의 원추형 대역으로 분할되어진 각각의 대역(예컨대, 25대역)의 진폭은 총합 검출회로 (14)에 전송되며, 상기는 진폭 값 Am 또는 에너지의 총합의 진폭값 Am(피크값 또는 평균값의 총합을 계산하여 각 대역 (각 대역내의 세기 또는 스펙트럼 레벨)의 에너지를 나타내는 정보를 발생한다)를 결정한다. 각 대역의 총합의 스펙트럼인 회로(14)의 출력은 기술분야에서 버크 스펙트럼이라고 일반적으로 불린다. 대역의 버크 스펙트럼 SB은 제9도에 도시되어있다. (도시예의 간이용으로, 단지 원추형 영역의 대역중 12(B0 내지 B12)가 제9도에 도시되어 있다.)

주어진 중량의 함수는 잡음 마킹상의 버크 스펙트럼 SB의 감화를 고려하여 버크 스펙트럼(SB)으로 둘둘 감겨져 있다(상기 마스킹은 상기에서 검토한 템포럴 마스킹과 대면된 바와같이, 동시 마스킹이다). 상기 목적을 달성하기 위해, 버크 스펙트럼의 각각의 스펙트럼 강도값인 총계 검출회로(14)의 출력은 그들이 버크 스펙트럼의 콘벌루션을 수행하도록 주어진 필터 계수(중량함수)로 배가되는 필터회로(15)에 인가된다. 점선으로 제1도에 표시된 부분의 총계는 상기 콘벌루트로 계산된다.

버트 스펙트럼(SB)의 마스킹 작용이 계산될 때 할당가능한 잡음레벨(이후에 기술되어짐)에 대응하는 레벌 알파가 저하면, 마스킹 스펙트럼(마스킹 커브)은 낮아진 것이다. 상기 결과로서, 양자화 회로(24)에 의해 양자화용으로 할당된 비트의 수를 증가시키는 것이 필요하다. 그와 반대로, 레벨 알파가 높다면, 마스킹 스펙트럼은 상승된다. 상기 결과로서, 양자화상에 할당된 비트의 수는 감소될 수 있다. 할당가능 잡음 레벨에 대응하는 레벨 알파 표현은 원추형 영역내의 각대역의 잡음레벨이 역 나선형(비나선형)처리에 의해 할당할 수 있게한 레벨을 뜻한다. 고 주파수에서의 스펙트럼 강도 또는 오디오 데이타의 강도(에너지)등은 일반적으로 낮다. 따라서, 제8도의 회로에서, 레벨 알파는 고 주파수 대역 부분내의 할당 비트수가 감소되도록 에너지가 낮은 고 주파수 대역으로 상승된다. 상기 이유에 대하여, 잡음 레벨 프리셋팅 수단은 주파수가 높게되는 바와같이 같은 에너지에 대하여 높은 레벨 알파를 프리셋트한다.

즉, 제8도의 회로에서, 할당 가능 잡음레벨에 대응하는 레벨 알파는 고 주파수에 대하여 증가되도록 레벨 알파를 제어하여 계산된다. 필터회로(15)의 출력은 나선형으로 감긴 영역내의 레벨 알파를 결정하도록 동작하는 감산기(16)에 인가된다. 상기 감산기(16)는 레벨 알파를 결정하기 위하여 할당함수(마스킹 레벨을 나타내는 함수)를 공급한다. 상기 레벨 알파는 할당함수를 증가시키거나 감소시킴으로서 제어되며, 할당함수(이하에 기술되어짐)함수 제어 회로(28)에 의해 제어되는 할당함수 제어회로(28)에 의해 제어되는 할당함수 발생회로(29)로 부터 공급된다.

즉, 할당가능한 잡음레벨에 대응하는 레벨 알파는 다음식으로 결정될 수 있으며, 즉,

알파 = S - (n - ai) ... ... (1)

여기서 n과 a는 정수이고 a0, S는 나선형 후의 버크 스펙트럼의 세기 또는 힘이며, (n - ai)할당함수이고, i는 저대역으로 부터 시작하는 원추형 대역의 수를 나타낸다.

상기에서 언급한 바와같이, 전체 비트의 수를 감소시키기 위하여 저 에너지를 갖는 고 주파수 대역으로 개시하는 비트의 수를 감소시키는 것이 장점이다. 회로의 특정수단에 있어서, n = 38 이고 a = 1 이며, 상기도 특수한 엔코딩이 성취될 수 있도록 음질의 찌그러짐이 없는 결과로 알려져 있다.

상술한 바와같이 결정된 레벨 알파는 분할기에 인가되어, 상기는 나선형 영역에서 레벨 알파를 역으로 나선형(비나선형)으로 감는다. 그러므로, 제10도에서 MS로 표시된 마스킹 스펙트럼은 역 컨벌루션을 수행함으로써 레벨 알파로부터 얻어진다. 즉, 마스킹 스펙트럼은 허여가능한 잡음 스펙트럼을 표시한다. 복잡한 동작이 역 컨벌루션을 수행하는데 일반적으로 요구된다 할지라도, 역 컨벌루션은 단순화시킨 분할기(17)를 사용함으로써 본 실시예에서 수행된다.

상기 마스킹 스펙트럼은 합성회로(18)를 통해 감산기(19)에 전송된다. 상기 감산기(19)는 지연 회로(21)를 통해, 총계 검출회로(14)의 출력, 즉 상기 설명된 버트 (Burke) 스펙트럼 SB 공급된다. 마스킹 스펙트럼 MS 및 버크 스펙트럼 SB 마스크간에 감산 동작을 수행할때 상기 버크 스펙트럼 SB 는 마스킹 스펙트럼 MS 의 각 레벨보다 더 낮다.

감산기(19)의 출력은 각기 저, 중 및 고 주파수 대역의 양자화에 대한 할당 비트수를 표시하는 데이타가 기억되는 판독 전용 메모리(ROMS)(57a 및 57b)를 포함하는 비트 할당회로 (57)에 공급된다. 양자화 할당 비트수를 표시하고, 각 불량 영역대역의 에너지 레벨 및 잡음 레벨 프리세팅 수단으로 프리세트된 레벨간의 레벨차에 따르는 데이타는 ROM(57b)에 기억된다. ROM(57b)에 기억된 그것을 초과하는 보다 낮은 주파수 대역에서의 할당 비트수 및 ROM(57b)에 기억된 그것보다 적은 중간 및 더높은 주파수 대역에서의 할당 비트수를 표시하는 데이타는 ROM(57a)에 기억된다. ROMS (57a 및 57b)의 출력은 검출회로(50)의 래치(제4도)의 출력으로 스위치된 비트 할당 회로(57)의 스위칭 선택 스위치(57c)에 공급된다. 래치(56)의 출력이 예를 들어 논리 레벨1로 되며, 과도적 변화를 갖는 블럭의 검출을 표시할때 상기 스위치 (57c)는 ROM(57a)의 출력을 선택하기 위해 스위치된다. 래치(56)의 출력이 예를들어 논리 레벨0로 되며, 과도적 변화가 검출되지 않는 블럭을 표시할때 스위치(57c)는 ROM(57b)출력을 선택하기위해 스위치된다. 방금 설명된 방법으로 스위치된 ROMS(57a 및 57b)중 하나의 출력이 양자화 회로(24)에 공급된다. 상기 회로(24)는 ROMS(57a 및 57b)중 하나의 출력 데이타에 따라서 지연 회로(23)를 통해 상기 회로(12)로부터 공급된 진폭 값 Am의 양자화를 수행한다. 환언하면, 양자화 회로(24)는 불량 영역대역의 에너지 및 잡음 레벨 프리세팅 수단의 레벨간의 차이에 따라서 할당된 다수의 비트로된 각 불량 영역 대역의 성분을 양자화 시킨다. 많은 양자화 비트는 각 대역의 성분을 양자화시키기 위한 과도적 변화를 갖는 블럭에 할당된다. 지연회로(21)는 합성회로(18)를 앞서는 회로의 지연을 고려하기 위해 총계 검출 회로(14)로부터 버크 스펙트럼 SB를 지연시키는 것을 포함한다. 지연회로(23)는 비트 할당회로(57)를 앞서는 회로의 지연을 고려하기 위해 진폭값 Am을 지연시키는 것을 구비한다.

상기 합성회로(18)는 인간 청력감지(제11도에 도시된 바와 같이) 및 마스킹 스펙트럼 MS 의 소위 최소 가청곡선(등확성 곡선)RC 의 대표인 최소 가청 곡선 발생 회로(22)로부터 공급된 데이타를 합성한다. 따라서, 상기허여 가능한 잡음레벨은 상기 최소 가청 곡선 RC 및 마스킹 스펙트럼 MS를 합성함에 의해서 제11도에 빗금친 라인으로 표시되는 부분을 능가할 수 있음으로써 빗금친 라인으로 표시된 부분에서 할당 비트수는 양자화 상에 감소될 수 있다. 제11도는 신호 스펙트럼 SS를 도시한다.

데이타양이 데이타양 계산(동작) 회로(26)에 의해 결정된 후에 양자화 회로(24)로부터의 데이타는 버퍼 메모리(25)에 공급되며 그리고 거기서부터 비교기(비교기 회로)(27)에 공급된다. 상기 비교기(27)는 터미널(3)에서 공급되며, 비트율 조절을 위해 일 프레임내에서 비트수에 대한 목표값을 표시하는 데이타를 갖는 데이타양을 비교하며 그리고 상기 설명된 허여 기능 제어 회로(28)에 비교결과를 전송한다. 기능제어 회로(28)는 레벨 알파를 결정하는 허여 기능을 발생하기 위해 그리고 비트율 조절을 위한 기능을 발생하기 위해 상기 회로(29)를 작동시키는 허여 기능 발생회로(29)를 제어한다.

더 높은 주파수 대역에서 할당 비트수가 일시적인 변화를 하지 않는 블럭에 대해 감소하기 때문에, 상기 주파수는 에너지가 제8도의 회로에서 더 나아서 더높은 대역으로 이동할 때 허여가능한 잡음 레벨을 올리면서, 양자화에 대한 할당 비트수는 감소시킬 수 있다. 더 낮은 주파수 대역에서 할당 비트수가 증가하기 때문에 (더높고 그리고 중간 주파수 대역에서 할당 비트수는 감소한다), 블럭에서 높은레벨 신호부분 C에 기인하는 잡음은 감소할 수 있다.

상기 설명된 특정 회로는 상기 설명된 비트율 조절 및/또는 최소 가청 곡선의 합성을 수행하지 못하도록 수정될 수 있다. 즉, 비트율 조절이 수행되지 않는 배열에서, 데이타양 계산회로(26), 비교기(27) 및 기능제어 회로(28)는 불필요하고 그리고 기능 발생회로(29)로부터 허여 기능은 예를 들어, (38-i)의 값으로 고정된다. 최소 가청 곡선이 합성되지 않는 배열에서, 상기 최소 가청 곡선 발생회로(22) 및 상기 합성 회로(18)는 불필요하며 그리고 감산기(16)로부터 출력은 분할기(17)에 의해 역으로 컨벌루트(디컨버루트)되고 그런후 감산기(19)에 직접 전송된다.

제8도의 회로가 둘의 ROMS(57a 및 57b)의 출력을 스위칭에 의해 양자화에 대한 둘의 할당 비트수 간에 스위치 될 수 있으며, 할당 비트수의 스위칭은 제12도에 도시된 바와 같이, 하나의 ROM을 어드레싱에 의해 이루어져 대치될 수 있다. 제12도는 제8도의 비트 할당회로(57) 및 제4도의 검출회로(50)에 대응하는 다른 예의 부분을 표현한다. 양자화를 위한 다수의 할당비트수를 표시하는 데이타는 ROM(72)에서 각 어드레스에 기억된다. 제12도에서, 제8도의 감산기(19)에 대응하는 감산기(19)의 출력이 ROM(72)에 대해 발생 어드레스 데이타를 위해 어드레스 발생기(71)에 공급된다. 상기 어드레스 발생기(71)는 합성회로(70)를 통해 제4도의 분할기(51 및 52)의 출력으로 공급된다.그러므로, 과도적 변화를 갖는 블럭이 검출될때, 상기 어드레스 발생기(71)는 과도적 변화 정도에 따르는 할당 비트수를 표시하는 데이타가 기억되는 메모리 영역을 표시하는 어드레스 데이타를 발생하고 그리고 ROM(72)에 공급한다. 과도적 변화를 갖는 블럭이 검출되지 않을때, 발생된 어드레스 데이타는 기억하는 영역을 나타내며, ROM(72)에 기억된 할당 비트 데이타 중에서, 데이타는 ROM(576)에 대응된다. 그런 어드레스 데이타는 대응하는 할당 비트수가 양자화하는데 사용하는 터미널(73)에 출력되도록 ROM(72)에 공급된다. 양자화에 대한 비트 할당은 제12도의 것과 같은 배열을 사용함으로써 더양호해지고, 그럼으로써 더 적합한 양자화가 가능하게 된다.

상기 설명된 실시예에서, 과도적 변화가 검출될때 최저 주파수 대역에서 사용된 할당 비트수가 증가되도록 하기 위해 양자화에 대한 할당 비트수가 적어도 최저 주파수 대역의 블럭의 구적 변환 전에 과도적 변화의 검출에 따라서 제어된다. 그러므로 더 높은 시간 해결책은 더 높은 주파수 대역에서 얻어질 수 있으며, 그리고 더 높은 주파수 해결책은 상기 시간 해결책이 더 높아질 수 없는 더 낮은 주파수 대역에서 얻어질 수 있으며, 그리고 블럭에서 발생하는 높은 레벨 신호 부분에 기인하는 잡음 감지는 마스킹으로 감소될 수 있다.

과도적 변화가 최저 주파수 대역 신호(0 내지 6kHz)의 블럭에서 검출될때 신호의 직교변환(FFT 회로(45)에서) 전에 감소하는 잡음 감지의 바람직한 결과는 최저 주파수 대역을 양자화 하는데 사용된 할당 비트수가 증가시키는, 즉 상기 설명된 것과 다른 기술에 의해 영향을 미칠 수 있다. 그런 다른 기술은 제13도에 참조하여 현재 설명될 것이다. 제13도는 본 발명을 구체화한 다른 인코딩 장치를 도시한다. 제13도의 장치는 이득 제어 회로(100), 제어신호 발생기 (101) 및 블럭 크기 제어 회로(102)의 부가를 제외하고서, 제14도의 그것과 동일하다. 상기 이득 제어호로(100)는 FFT 회로(45)에 공급될때 그 신호의 레벨을 제어가능하게 하기 위해 QMF회로(42)에서 FFT 회로(45)까지를 최저 주파수 대역 신호로 공급하는 버스에 연결된다. 상기 이득 제어 회로(100)의 동작은 검출회로 (50)의 각 분할기(51 및 52)로 발생된 각 출력 ((T₂/T₁)및 (T₃/T₂))을 수신하기 위해 연결된 입력쌍을 갖는 제어신호 발생기(101)로 제어된다. 제12도의 합성 회로(70)와 같이, 상기 제어 신호 발생기(101)는 분할기(51 및 52)의 출력을 합성한다.

상기 블럭 크기 제어회로(102)는 FFT 회로(45)의 블럭 분할 수단의 부분을 형성하고 그리고 0 내지 6 kHz로 분할된 주파수 대역 신호가 FFT 회로(45)의 블럭 분할 수단으로 분할되는 블럭 크기를 제어하기 위해 동작한다. 상기 블럭 크기 제어 회로(102)는 검출회로의 래치(56)의 출력 논리레벨을 수신하기 위해 연결된다.

제13도의 상기 인코딩 장치는 다음의 세 방법중 어느 하나 또 하나이상으로 QMF(42)로 출력되어 0 내지 6kHz로 분할된 주파수 대역 신호의 블럭에서 과도적 변화를 검출하는 검출 회로(50)일 경우에, 잡음 감지를 감소시킬 수 있다.

(A) 비트수 변경

상기 경우에, 제13도 장치는 제4도의 장치, 즉 제4도 내지 제12도를 참조하여 상기 자세히 설명된 것과 같이 동일한 방법으로 기능을 한다.

(B) 블럭 크기 감소

상기 경우에, 과도적 변화가 검출될때, 0 내지 6 kHz신호가 FFT 회로(45)로 분할되는 블럭크기(샘플수)는 과도적 변화가 검출 안될때 적용되는 크기에 비해 감소된다.

(C) 레벨(이득)제어

상기 경우에, 과도적 변화가 검출될때, FFT 회로(45)에 공급된 바와 같이 0 내지 6kHz신호의 레벨은 과도적 변화가 검출 안될때 적용되는 레벨에 비해 감소된다(그 이득을 제어함으로써).

상기 (B)및 (C)에서 말하는 기술을 수행하는 방법은 제13도를 참고로 하여 지금 설명될 것이다. 블럭 크기 감소인 기술(B)의 경우를 첫째로 고려해볼때, 제13도는 검출회로(50)의 래치(56)에 의해 출력된 12진 레벨 신호를 수신하기 위해 연결되는 (예를들어) 블럭크기 제어회로(102)를 도시한다. 과도적 변화가 검출 안될때, 상기 래치(56)는 논리레벨 0를 출력한다(상기 설명된 바와같이). 상기 블럭 크기 제어 회로(102)는 그 정상적인 블럭크기(128샘플)로 0 내지 6kHz의 신호를 분할하기 위해 FFT 회로(45)를 작동시키는데 응답적이다. 그러나, 과도적 변화가 검출되고, 그리고 상기래치(56)가 논리 레벨1을 출력할때, 상기 블럭 크기 제어회로(102)는 128샘플보다 적은 크기의 블럭으로 0 내지 6kHz신호를 분할하기 위해 FFT 회로(45)를 작동시키는데 응답적이다. 그러므로, 상기 특수한 예의 경우에, 상기 블럭 크기는 래치(56)의 2진 출력의 값에 따라 스위치 된다. 그러나 더 양호한 또는 더 계속적인 방법으로 블럭 크기를 제어하는것이 가능하며, 그것은 과도적 변화의 검출된 정도에 따라 둘의 값 이상간에 그것을 스위치할 것이다. 그것은 예를들어, 래치(56)의 출력 대신에, 분할기(51 및 52)의 출력에 기초로하는 제어 신호를 수신하기 위해 블럭 크기 제어 회로(102)를 배열함으로써, 상기 이득이 제어 신호 발생기(101)를 사용함으로써 제어 할수 있는 하기 설명된 그것과 비슷한 방법으로써 또는 제12도에 참조하여 상기 설명된 그것과 비슷한 방법을 예로하여 이루어질 수 있다.

기술(C)의 경우 즉 레벨(이득)제어를 고려할때, 제13도는 상기 분할기(51 및 52)에 의해 발생된 출력을 교대로 수신하는 제어 신호 발생기(101)로 부터 제어신호를 수신하기 위해(예를들어)연결되는 이득 제어 회로(100)를 도시한다. 분할기(51 및 52)의 출력이 과도적 변화가 존재하지 않도록 표시될때, 제어 신호 발생기(101)는 상기회로(100)가 그 레벨이 검출 회로(50)에 의해 영향 받지 않는 0 내지 6kHz신호에 소정의 이득을 공급되도록 하기 위해 이득 제어 회로(100)에 소정값의 제어 신호를 공급하는데 응답적이다. 즉, 예를들어, 상기 FFT 회로(45)에 공급된 것과 같은 0 내지 6kHz 신호의 레벨은 제4도의 장치의 경우와 마찬가지로 동일할 수 있다(그것은 이득 제어 회로(100)와 협력하지 않는다). 그러나, 분할기(51 및 52)의 출력은 과도적 변화가 존재하는 것을 표시할때, 제어 신호 발생기(101)는 그것이 FFT 회로(45)에 공급된 0 내지 6kHz 신호의 레벨이 과도적 변화가 검출 안될때 그 레벨과 비교해 감소되는 회로(100)의 이득을 감소 시키는 방법으로 이득 제어 회로(100)에 공급하는 제어신호를 변경하는데 응답적이다. 이득 제어 회로(100)(그러므로 FFT 회로(45)에 공급된 0 내지 6kHz 신호의 레벨)의 이득이 감소하는 양은 상기 특수한 예에서, 다중 레벨간에 상대적으로 이득의 양호한 제어를 이루기 위해서, 과도적 변화가 검출된 정도에 따르는 분할기(51 및 52)의 출력 값에 따라 연속적으로 변경된다(제12도에 참조하여 상기 설명된 그것과 유사한 기술이 사용될 수 있다). 그러나, 상기 이득의 2진 제어가 충분히 고려된다면, 즉 정상적인 값 (과도적 변화가 검출안되는) 및 하나의 감소된 값(과도적인 것이 검출되는)간에 이득을 변경하는 것이 충분히 고려된다면, 제13도에 도시된 구조가 제어 신호 발생기(101)의 출력으로 부터 보다도 래치(56)의 2진 출력으로부터 이득 제어 회로(100)를 제어함으로써 수정될 수 있다(그 경우에 그것은 필요치 않다).

감소하는 잡음 감지의 여러가지의 상기 발표된 기술의 전반적인 요약에서, QMF(42)에 의해 출력된 0 내지 6kHz로 분주된 주파수 대역의 블럭에서 과도적 변화 검출 회로(50)에 의한 검출의 경우에, 상기 잡음 감지는 그것이 FFT 회로(45)에 공급되기 전에 (a)비트 할당수를 증가 시킴으로써(2진으로 도는 계속적인 방법으로) 및/또는 (b)블럭 크기를 감소시킴으로써(2진으로 또는 계속적인 방법으로) 및/또는 (c)신호의 레벨을 감소시킴으로써(2진으로 계속적인 방법으로) 감소시킬 수 있다. 제1도 내지 제12도를 참조하여 상기 설명된 장치는 기술(a)만의 사용을 허여한다. 제13도를 참조하여 상기 설명된 장치는 기술(a) 및/또는 (b) 및/또는 (c)의 사용을 허용한다. 만약 기술(b)만을, 또는 기술(c)만을, 또는 기술 (b) 및/또는 (c)만을 사용하는 것이 바람직 하다면, 제13도에 도시된 회로가 얼마나 단순한 지를 상기 설명으로부터의 기술에서 숙련된 것에 명백해질 것이다.

본 발명의 예시적인 실시예가 첨부된 도면을 참조하여 상세히 설명되지만, 본 발명은 꼭 그 실시예에 국한 되지는 않으며, 여러가지 변화 및 수정이 첨부된 항으로 한정되는 상기 발명의 범위 및 정신에 벗어남이 없이 본 기술에 숙련된 자에 의해 영향을 미칠 수 있다는 것이 이해된다.

Claims

디지탈 신호를 복수의 주파수 대역 신호로 나누는 주파수 분주 수단과, 상기 주파수 대역 신호 각각을 상기 디지탈 신호의 복수의 샘플을 포함하는 블럭으로 구획하는 블럭 구획 수단과, 상기 블럭을 계수 데이타를 형성하도록 직각으로 변환하는 직교 변환 수단과, 상기 계수 데이타를 양자화하는 양자화 수단과, 검출된 과도적 변화를 나타내는 출력을 발생하고 그에 의해 수신된 상기 신호에서의 과도적 변화를 검출하도록 동작하며, 적어도 상기 주파수 대역 신호중 최저 주파수를 수신하도록 접속된 과도적 변화 검출 수단과, 처리된 신호내 잡음의 인식을 줄이는 방식으로 상기 장치에 의해 적어도 상기 최저주파수 대역 신호의 처리를 제어하도록 검출된 과도적 변화를 나타내는 상기 과도적 변화 검출 수단에 의해 발생된 상기 출력에 응답하는 제어 수단을 포함하는 디지탈 신호 인코딩 장치.
제1항에 있어서, 상기 제어수단은 상기 계수 데이타를 양자화하는 상기 양자화 수단에 의해 사용된 비트 수를 제어하는 양자화 비트 수 제어수단을 포함하며, 상기 양자화 비트수 제어 수단은 상기 과도적 변화 검출 수단에 의해 발생된 출력이 검출된 과도적 변화를 나타낼 때 상기 최저 주파수 대역 신호로부터 형성된 적어도 상기 계수 데이타를 양자화하도록 사용된 비트의 수를 증가시키도록 동작하는 디지탈 신호 인코딩 장치.
제2항에 있어서, 상기 제어 수단은, 상기 양자화 수단에 의해 사용될 비트의 수를 표시하는 상기 계수 데이타의 스펙트럼 실험에 따라 상기 양자화 수단에 의해 계산된 데이타를 저장하는 제1메모리와, 상기 과도적 변화 검출 수단에 의해 발생된 출력이 검출된 과도적 변화를 표시할때 적어도 상기 최저 주파수 대역 신호로부터 형성된 상기 계수 데이타를 양자화하는데 사용될 비트의 수를 증가시키도록 적절한 양만큼 상기 제1메모리에 저장한 상기 데이타와 다른 데이타를 저장하는 제2메모리와, 상기 제1메모리 대신, 상기 제2메모리를 상기 양자화 회로에 접속하도록 검출된 과도적 변화를 표시하는 상기 과도적 변화 수단에 의해 발생된 상기 출력에 응답하고, 상기 양자화 수단의 양자화 회로에 상기 제1메모리를 접속하도록 정상적으로 동작하는 스위치를 포함하는 디지탈 신호 인코딩 장치.
제2항에 있어서, 상기 제어수단은, 과도적 변화의 각각의 다른 정도에 대해 상기 양자화 수단에 의해 사용될 비트의 수를 표시하는 상기 계수 데이타의 스펙트럼 실험에 따라 상기 양자화 수단에 의해 계산된 다른 데이타를 저장하는 메모리와, 상기 과도적 변화검출 신호의 상기 출력에 의해 나타난 과도적 변화의 적절한 정도 비트수 데이타와, 상기 양자화 수단의 양자화 회로에 의해 사용하도록, 메모리를 출력 시키는 것과 같이 어드레스를 발생시키도록 응답하며 상기 과도적 변화 검출 수단의 출력을 수신하도록 접속되고, 상기 다른 데이타에 대한 어드레스를 발생할 수 있는 어드레스 발생기를 포함하는 디지탈 신호 인코딩 장치.
제1항에 있어서, 상기 제어 수단은 상기 과도적 변화 검출 수단에 의해 발생된 상기 출력이 검출된 과도적 변화를 표시할때 적어도 상기 최저 주파수 대역 신호의 블럭 크기를 감소시키도록 동작하며, 적어도 상기 최저 주파수 대역 신호가 구획되는 블럭의 크기(블럭당 샘플의 수)를 제어하도록 동작하고 상기 블럭 구획 수단의 부분을 형성하는 블럭 크기제어 수단을 포함하는 디지탈 신호 인코딩 장치.
제1항에 있어서, 상기 제어 수단은 상기 과도적 변화 검출 수단에 의해 발생된 출력이 검출된 과도적 변화를 표시할때 적어도 상기 최저 주파수 대역 신호의 레벨을 감소시키도록 동작하며, 적어도 상기 최저 주파수 대역 신호의 레벨을 제어하는 신호레벨 제어 수단을 포함하는 디지탈 신호 인코딩 장치.
제1항에 있어서, 상기 과도적변화 검출 수단은 상기 블럭 구획 수단에 의해 상기 블럭으로 형성되도록 지정된 복수의 상기 최저 주파수 대역 신호의 샘플을 보다 적은수의 블럭으로 구획하는 블럭 형성 수단과, 상기 보다 적은 블럭 각각의 에너지 양을 계산하고 그를 표시하는 출력 신호를 발생하는 에너지 계산 수단과, 상기 에너지계산 수단의 출력 신호로부터 상기 과도적 변화 검출 수단의 출력을 형성하도록 동작하는 처리 수단을 포함하는 디지탈 신호 인코딩 장치.
제7항에 있어서, 상기 처리 수단은 분할된 출력을 발생하도록 상기 에너지 계산 수단의 출력 신호 각 쌍을 분할하도록 동작하는 복수의 분할기를 포함하는 디지탈 신호 인코딩 장치.
제8항에 있어서, 상기 과도적 변화 검출 수단의 출력을 형성하도록 상기 분할된 출력을 결합하는 합성 회로를 포함하는 디지탈 신호 인코딩 장치.
제8항에 있어서, 상기 처리 수단은 수신하는 분할된 출력이 설정된 배수의 상기 기준입력과 같다면 설정된 출력을 발생하고 각각 기준 입력으로 수신하는 분할된 출력을 비교하도록 동작하며 상기 분할된 출력 각각의 하나를 수신하도록 접속된 복수의 비교기와, 상기 비교기의 설정된 출력을 수신하도록 접속된 논리부가 게이트와, 상기 과도적 변화 검출 수단의 상기 출력을 형성하는 2진 출력을 발생하도록 동작하고 상기 논리 부가 게이트의 출력을 수신하도록 접속된 래치를 포함하는 디지탈 신호 인코딩 장치.
제1항에 있어서, 상기 주파수 분주 수단은 상기 주파수 대역 신호의 다른 것보다 큰 대역폭을 갖는 상기 주파수 대역 신호중 가장 큰 주파수로 동작하는 디지탈 신호 인코딩 장치.
제11항에 있어서, 상기 주파수 분주 수단은 상기 오디오 디지탈 신호의 거의 0 내지 6kHz, 6 내지 12kHz 및 12 내지 24kHz 대역을 나타내는 세개의 주파수 대역 신호로 상기 오디오 디지탈 신호를 분할하도록 동작하는 디지탈 신호 인코딩 장치.
제1항에 있어서, 상기 주파수 분주 수단은 입력 디지탈 신호의 주파수 범위 각 반의 주파수 정보 내용을 갖는 한쌍의 출력 디지탈 신호로 인가된 입력 디지탈 신호를 분할하도록 동작하고 캐스케이드로 접속된 복수의 구적 미러 필터를 포함하는 디지탈 신호 인코딩 장치.
제1항에 있어서, 상기 블럭 구획 수단과 상기 직교 변환 수단은 복수의 직교 변환 회로로 구성되며, 거기에는 상기 주파수 대역 신호 각각에 대한 상기 직교 변환 회로가 있는 디지탈 신호 인코딩 장치.
제1항에 있어서, 상기 직교 변환 수단은 빠른 푸리에 변환에 블럭을 주제함으로써 상기 블럭을 직각으로 변환하도록 동작하는 디지탈 신호 인코딩 장치.