Claims (3)
한쪽의 소스/드레인 영역으로부터 다른쪽의 소스/드레인 영역으로 향하는 다수 캐리어의 흐름을 게이트에 가하는 전압에 의하여 제어하는 MOS 전계효과 트랜지스터이고, 주표면을 가지는 반도체 기판과, 상기 다수 캐리어의 흐름을 제어하는 트랜지스터와를 구비하고, 상기 트랜지스터는, 상기 반도체 기판의 위에 설치된 게이트와, 제1도전형의 한쪽의 소스/드레인 영역과 다른쪽의 소스/드레인 영역을 포함하고, 다시금, 상기 반도체 기판의 주표면에 형성되고, 또한 상기 게이트의 양측에 서로 떨어져서 형성된, 제2도전형의 제1의 웰과 제2의 웰을 구비하고, 상기 제1의 웰은 상기 한쪽의 소스/드레인 영역만을 수용하는 정도의 작은 웰이고, 상기 제2의 웰은 상기 다른쪽의 소스/드레인 영역만을 수용하는 정도의 작은 웰이고, 상기 한쪽의 소스/드레인 영역은 상기 제1의 웰내에 형성되고, 상기 다른쪽의 소스/드레인 영역은 상기 제2의 웰내에 형성되어 있는 MOS 전계효과 트랜지스터.A MOS field effect transistor that controls the flow of multiple carriers from one source / drain region to the other source / drain region by a voltage applied to a gate, the semiconductor substrate having a main surface, and the flow of the multiple carriers. And a transistor provided on the semiconductor substrate, one source / drain region of the first conductive type and the other source / drain region, and again, the main portion of the semiconductor substrate. A first well and a second well of a second conductivity type, formed on a surface and formed on both sides of the gate, and separated from each other, wherein the first well receives only one source / drain region; Is a small well, and the second well is a small well enough to accommodate only the other source / drain region, and the one source / drain The station is formed in the well of the first, the source / drain region of the other MOS field-effect transistor formed in the well of the second.
게이트와, 한쪽의 소스/드레인 영역과, 다른쪽의 소스/드레인 영역을 가지는 전계효과 트랜지스터의 제조방법이고, 주표면의 가지는 반도체 기판을 준비하는 공정과, MOS 상기 반도체 기판의 주표면상에 상기 게이트를 형성하는 공정과, 상기 게이트를 마스크로 하여서, 상기 반도체 기판의 주표면에 회전이온 주입법에 의하여, 제2도전형의 불순물 이온을 주입하고, 그것에 의하여 상기 반도체 기판의 주표면이고, 또한 상기 게이트의 양측에 제2도전형의 제1의 웰과 제2의 웰을 형성하는 공정과, 상기 제1의 웰은 상기 한쪽의 소스/드레인 영역만을 수용하는 정도의 작은 웰이고, 상기 제2의 웰은 상기 다른쪽의 소스/드레인 영역만을 수용하는 정도의 작은 웰이고, 상기 게이트를 마스크로하여서, 상기 반도체 기판의 주표면에 제1도전형의 불순물 이온을 주입하고, 그것에 의하여 상기 제1의 웰내에 상기 한쪽의 소스/드레인 영역을 형성하고,또한 상기 제2의 웰내에 상기 다른쪽의 소스/드레인 영역을 형성하는 공정과, 를 구비한 MOS 전계효과 트랜지스터의 제조방법.A method of manufacturing a field effect transistor having a gate, one source / drain region, and the other source / drain region, the method comprising: preparing a semiconductor substrate having a main surface; and MOS on the main surface of the semiconductor substrate; A process of forming a gate and implanting impurity ions of the second conductivity type into the main surface of the semiconductor substrate by using a rotation ion implantation method using the gate as a mask, whereby the main surface of the semiconductor substrate Forming a first well and a second well of a second conductivity type on both sides of the gate; and the first well is a small well that is capable of receiving only one source / drain region. The wells are small wells that accommodate only the other source / drain regions, and impurity ions of the first conductivity type are formed on the main surface of the semiconductor substrate using the gate as a mask. And forming the one source / drain region in the first well, and forming the other source / drain region in the second well, and a MOS field effect transistor provided with Manufacturing method.
게이트와, 한쪽의 소스/드레인 영역과, 다른쪽의 소스/드레인 영역과, 를 가지는 전계효과 트랜지스터의 제조 방법이고, 주표면을 가지는 제1도전형의 반도체 기판을 준비하는 공정과, 상기 반도체 기판의 주표면에, 상기 주표면으로 부터 보다깊은 곳에서 최대농도로 되는 불순물 농도 분포를 부여하는 에너지로 제2도전형의 불순물 이온을 주입하고, 그것에 의하여 상기 반도체 기판내에 제2도전형의 불순물층을 형성하는 공정과, 상기 반도체 기판의 주표면상에 상기 게이트를 형성하는 공정과, 상기 게이트를 마스크로 하여서, 상기 반도체 기판의 주표면에 회전 이온 주입법에 의하여 제2도전형의 불순물 이온을 주입하고, 그것에 의하여 상기 반도체 기판의 주표면으로부터 상기 제2도전형의 불순물층내에 확장하는, 제1의 웰과 제2의 웰과를 형성하는 공정과, 상기 제1의 웰은 상기 한쪽의 소스/드레인 영역을 수용하는 정도의 작은 웰이고,상기 제2의 웰은 상기 다른쪽의 소스/드레인 영역을 수용하는 정도의 작은 웰이고, 상기 게이트를 마스크로 하여서, 상기 반도체 기판의 주표면에 제1도전형의 불순물 이온을 주입하고, 그것에 의하여 상기 제1의 웰내에 상기 한쪽의 소스/드레인 영역을 형성하고, 또한 상기 제2의 웰내에 상기 다른쪽의 소스/드레인 영역을 형성하는 공정과, 를 구비하는 MOS 전계효과가 트랜지스터의 제조방법.A method of manufacturing a field effect transistor having a gate, one source / drain region, and the other source / drain region, the method comprising: preparing a semiconductor substrate of a first conductive type having a main surface; Impurity ions of the second conductivity type are implanted into the main surface of the semiconductor substrate with an energy that imparts an impurity concentration distribution that is at a maximum concentration deeper from the main surface of the second surface. Forming a gate; and forming a gate on a main surface of the semiconductor substrate; Thereby forming a first well and a second well extending from the main surface of the semiconductor substrate into the impurity layer of the second conductivity type. And the first well is a small well enough to accommodate the one source / drain region, and the second well is a small well enough to accommodate the other source / drain region, and the gate Using as a mask, impurity ions of the first conductivity type are implanted into the main surface of the semiconductor substrate, thereby forming one source / drain region in the first well, and further A method for manufacturing a transistor having a step of forming the other source / drain region, and a MOS field effect comprising:
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.