KR910008123B1 - Semiconductor memory device having stacked capacitor and method of fabricating thereof - Google Patents
Semiconductor memory device having stacked capacitor and method of fabricating thereof Download PDFInfo
- Publication number
- KR910008123B1 KR910008123B1 KR1019890004352A KR890004352A KR910008123B1 KR 910008123 B1 KR910008123 B1 KR 910008123B1 KR 1019890004352 A KR1019890004352 A KR 1019890004352A KR 890004352 A KR890004352 A KR 890004352A KR 910008123 B1 KR910008123 B1 KR 910008123B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- conductive material
- charge storage
- dielectric film
- contact
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000003860 storage Methods 0.000 claims abstract description 58
- 239000004020 conductor Substances 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000004321 preservation Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000003921 oil Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
제1도는 종래 방법에 따라 제조된 2중 적층커패시터 구조를 갖는 반도체 기억장치.1 is a semiconductor memory device having a double stacked capacitor structure manufactured according to a conventional method.
제2a도 내지 제2g도는 본 발명에 따라 2중 적층커패시터 구조를 갖는 반도체 기억장치의 제조과정을 나타내는 단면도.2A to 2G are cross-sectional views showing a manufacturing process of a semiconductor memory device having a double stacked capacitor structure according to the present invention.
제3a도 내지 제3g도는 본 발명의 일실시예를 따라 2중 적층캐패시터 구조를 갖는 반도체 기억장치의 제조과정을 나타내는 단면도.3A to 3G are cross-sectional views illustrating a manufacturing process of a semiconductor memory device having a double stacked capacitor structure in accordance with an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
4 및 4' : 게이트전극 및 게이트 전극선 6 및 6' : 소오스 및 드레인영역4 and 4 ': gate electrode and
8 : 제1차 전하보존전극 12 및 16 : 제2차 전하보존전극8: primary
9, 11 및 14 : 유전체막 15 : 전도물질9, 11 and 14: dielectric film 15: conductive material
10 : 셀플레이트전극 18 : 질화막10 cell plate electrode 18 nitride film
17 : 산화막 스페이서 20 : 산화막17 oxide film spacer 20 oxide film
본 발명은 셀플레이트전극을 중심으로 위,아래에 전하보존전극이 둘러싼 2중 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법에 관한 것으로, 특히 위, 아래의 전하보존전극을 접속하는 홈벽면에 유전체막을 형성하여 캐패시터 용량을 증대시키는 2중 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE
DRAM 반도체 기억장치는 집적도 증가에 따라 캐패시터 구조가 트렌치형 및 적층형 구조로 크게 분류되어 지금까지 여러가지 구조들이 개발되어져 왔다. 그런데 적층형 캐패시터 구조의 경우, 집적도 증가에 따른 단위셀의 면적이 축소되어, 캐패시터의 용량측면에서 한계에 도달하게 된다. 이러한 캐패시터 용량에 대한 한계를 극복하기 위하여 단층구조에서 전하보존전극이 셀플레이트전극을 중심으로 위 아래 둘러싼 2중 적층캐패시터구조로 구성하여 캐패시터 용량을 증대시키고자 하였다.As DRAM semiconductor memory devices have increased in density, capacitor structures have been largely classified into trench and stacked structures, and various structures have been developed so far. However, in the case of the stacked capacitor structure, the area of the unit cell is reduced due to the increase in the degree of integration, thereby reaching a limit in terms of the capacitance of the capacitor. In order to overcome the limitations of the capacitor capacity, the charge storage electrode in a single layer structure was configured with a double stacked capacitor structure surrounding the cell plate electrode up and down to increase the capacitor capacity.
2중 적층캐패시터의 구조를 형성하기 위해서는 제2차 전하보존전극을 셀플레이트 전극을 지나 제1차 전하보존전극과 연결되어야 한다. 그러므로 제2차 전하보존전극과 제1차 전하보존전극을 접촉시키기 위한 콘택의 크기 만큼은 전하보존전극의 표면적에서 제외된다.In order to form the structure of the double stacked capacitor, the secondary charge storage electrode must be connected to the primary charge storage electrode through the cell plate electrode. Therefore, the size of the contact for contacting the secondary charge storage electrode and the primary charge storage electrode is excluded from the surface area of the charge storage electrode.
종래의 2중 적층캐패시터 형성방법은 제2차 전하보존전극과 제1차 전하보존전극을 연결시키기 위해 제1차 전하보존전극 위의 셀플레이트전극 부분에 콘택을 형성한후 콘택의 측벽(셀플레이트 측벽)에 산화막 스페이서를 형성함으로써 셀플레이트전극과 전하보존전극과의 접촉을 방지하면서 제2차 전하보존전극과 제1차 전하보존전극을 연결시켰다. 그러므로 캐패시터의 표면적은 이 콘택 크기만큼 감소하게 된다.In the conventional method of forming a double stacked capacitor, a contact is formed on a portion of the cell plate electrode on the primary charge storage electrode to connect the secondary charge storage electrode and the primary charge storage electrode, and then the sidewall of the contact (cell plate) is formed. By forming oxide spacers on the sidewalls, the secondary charge storage electrode and the primary charge storage electrode were connected while preventing contact between the cell plate electrode and the charge storage electrode. Therefore, the surface area of the capacitor is reduced by this contact size.
따라서, 본 발명은 동일면적에서 캐패시터 용량을 높이도록 제2차 전하보존전극과 제1차 전하보존전극을 연결시키기 위해 제1차 전하보존전극을 연결시키기 위해 제1차 전하보존전극 위의 셀플레이트 전극에 홈을 형성한후 콘택의 측벽(셀플레이트 측벽)에 캐패시터 유전체막을 형성하여 이루어지는 2중 적층캐패시터 구조를 갖는 기억장치 및 그 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention provides a cell plate on the primary charge storage electrode to connect the primary charge storage electrode to connect the secondary charge storage electrode and the primary charge storage electrode to increase the capacitor capacity at the same area. SUMMARY OF THE INVENTION An object of the present invention is to provide a memory device having a double stacked capacitor structure formed by forming a capacitor dielectric film on a sidewall of a contact (cell plate sidewall) after forming a groove in an electrode, and a method of manufacturing the same.
종래의 방법에 비해 본 발명에 의하면 콘택의 측벽표면적 만큼 더 캐패시터 용량을 더욱 증가시킬 수 있다.Compared to the conventional method, the present invention can further increase the capacitor capacity by the side wall surface area of the contact.
이하, 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings.
제1도는 종래의 방법에 따라 제조된 2중 적층캐패시터 구조를 갖는 반도체 기억장치의 단면도로써, 실리콘기판(1)상부에 소자분리산화막(2)을 형성하고, 게이트 산화막(3), 게이트 전도물질을 순차적으로 형성하여 마스크패턴 공정으로 게이트전극 및 게이트 전극선(4 및 4')을 형성한 다음, 이온주입으로 소오스 및 드레인영역(6 및 6')에 불순물을 주입시킨후, 산화막(7)을 전영역에 형성하고 드레인영역 상부에 2중 적층캐패시터를 형성한 것으로, 드레인영역(6')상부에 제1차 전하보존전극(8), 유전체막(9), 셀플레이트전극(10), 유전체막(11) 및 제2차 전하보존전극(16)을 순차적으로 형성하되, 상기 셀플레이트전극(10)에 콘택(홈)을 형성하고, 콘택(홈) 벽면에 산화막 스페이서(17)를 형성시킨다음 제2차 전하보존전극(16)을 제1차 전하보존전극(8)에 접속시킨 것을 나타낸다.1 is a cross-sectional view of a semiconductor memory device having a double stacked capacitor structure manufactured according to a conventional method, in which a device
종래의 방법은 제1차 전하보존전극에 형성된 콘택벽면에 두꺼운 산화막 스페이서(17)에 의해 셀플레이트 전극과 절연되도록 구성되는 반면에 다음에 설명할 본 발명은 산화막 스페이서(17) 대신에 캐패시터 유전체막을 형성시킴으로써 궁극적으로 캐패시터 표면적을 증대하도록 구성한 것으로 제2a도 내지 제2g도를 참고하여 이를 상세히 설명하기로 한다.The conventional method is configured to be insulated from the cell plate electrode by a thick oxide film spacer 17 on the contact wall surface formed on the primary charge storage electrode, while the present invention to be described later uses a capacitor dielectric film instead of the oxide film spacer 17. It is configured to ultimately increase the capacitor surface area by forming it will be described in detail with reference to FIGS. 2a to 2g.
제2a도는 실리콘기판(1)에 소자분리 산화막(2)을 형성하고, 게이트 산화막(3) 및 게이트 전도물질을 각각 형성한후 게이트전극 및 게이트 전극선(4 및 4')을 형성하고, 이온주입방법으로 LDD 영역으로 소오스 및 드레인영역(6 및 6')을 형성한다음 게이트전극(4) 측벽에 산화막 스페이서(5)를 형성한 상태의 단면도이다.FIG. 2A shows that the device
제2b도는 게이트전극(4)과 후에 형성할 전하보존전극과의 절연목적으로 일정두께의 산화막(7)을 형성하고, 제1차 전하보존전극(8)과 드레인전극(6')과의 연결을 위해 드레인영역(6')위에 콘택을 형성한후, 제1차 전하보존전극(8)을 형성하고 제1차 캐패시터 유전체막(9)을 형성한 상태의 단면도이다.2B shows an
제2c도는 셀플레이트전극(10)을 형성하고, 제2차 캐패시터 유전체막(11)을 형성한후 제2차 전하보존전극용 전도물질(12')을 침착한 다음, 제2차 전하보존전극용 전도물질(12')을 제1차 전하보존전극(8)에 연결시키기 위해 게이트전극선(4')상부의 제1차 전하보존전극(8) 상측부분에 콘택마스크용 감광물질(13)을 형성한 상태의 단면도이다.FIG. 2C shows the
제2d도는 상기 감광물질(13)을 마스크로하여 게이트 전극선(4') 상부의 노출된 부분의 제2차 전하보존전극용 전도물질(12')과 제2차 캐패시터 유전체막(11), 셀플레이트전극(10) 그리고 제1차 캐패시터 유전체막(9)을 순서대로 식각하고 감광물질(13)을 제거한후 콘택부분의 셀플레이트 전극의 측벽에 캐패시터 유전체막을 형성하기 위해 전체적으로 캐패시터 유전체막(14)을 형성하고 콘택측벽의 캐패시터 유전체막을 보호하기 위한 전도물질(15)을 침착한 상태의 단면도이다.FIG. 2D is a view showing the photosensitive material 13 as a mask and the conductive material 12 'for the secondary charge preservation electrode on the exposed portion of the gate electrode line 4', the secondary capacitor
제2e도는 전도물질(15)을 비등방성으로 식각해서 콘택부분의 측벽에 전도물질 스페이서(15)를 형성하여 콘택부분의 측벽에 형성된 캐패시터 유전체막(14)을 보호하도록 한 다음, 전하보존전극용 전도물질(12') 상부의 캐패시터 유전체막(14)과 콘택하부의 캐패시터 유전체막(14)를 제거한 상태의 단면도이다.2E shows that the
제2f도는 상기의 제2차 전하보존전극용 전도물질(12')과 제1차 전하보존전극(8)을 연결시키기 위해 전체적으로 제2차 전하보존전극용 전도물질(16')을 침착하여 콘택을 통하여 제1차 및 제2차 전하보존전극을 접속시킨 상태의 단면도이다.FIG. 2F shows a contact by depositing a conductive material 16 'for the secondary charge preservation electrode as a whole to connect the conductive material 12' for the secondary charge preservation electrode and the primary
제2g도는 마스크패턴 공정으로 제2차 전하보존전극(12 및 16)을 형성한 상태의 단면도이다.FIG. 2G is a cross-sectional view of the secondary
이 공정이후에 절연층을 형성한다음 MOSFET의 소오스영역(6)에 비트선을 접속시키고 보호층을 형성하여 반도체 기억장치를 완성시킨다.After this step, an insulating layer is formed, and then a bit line is connected to the
한편 제3a도부터 제3g도까지는 본 발명의 2중 적층 캐패시터 제조방법의 일실시예로써, 전술한 제2a도와 제2b도의 공정과정은 동일하므로 생략하고 계속하여 제3A도 공정부터 도시하여 설명하기로 한다.Meanwhile, FIGS. 3A through 3G are examples of the method of manufacturing the double stacked capacitor of the present invention. Since the processes of FIGS. 2A and 2B are the same, the descriptions of FIGS. Shall be.
제3a도는 제2b도의 다음 공정으로 셀플레이트 전극용 전도물질(10')을 침착한 상태의 단면도이다.FIG. 3A is a cross-sectional view of the conductive material 10 'for the cell plate electrode deposited in the next process of FIG. 2B.
제3b도는 마스크패턴 공정으로 셀플레이트전극(10)을 형성하고, 후공정으로 형성될 제2차 전하보존전극을 제1차 전하보존전극(8)에 연결시키기 위해 게이트 전극선(4')상부의 제1차 전하보존전극(8) 일정상부에 일정부분의 셀플레이트전극(10)을 식각하여 콘택을 형성하고, 콘택하부의 제1차 캐패시터 유전체막(9)을 식각한후 전체적으로 제2차 캐패시터 유전체막(11)을 형성한 상태의 단면도이다.FIG. 3B shows the
제3c도는 제2차 전하보존전극용 전도물질(12') 및 그 위에 질화막(18)을 침착한 후 에치백(Etch Back)공정을 실시하기 위해 감광물질(19)(또는Polymide, 또는 SOG)을 코팅한 상태의 단면도이다.3C shows the photosensitive material 19 (or Polymide, or SOG) for conducting an etch back process after depositing the conductive material 12 'for the secondary charge preserving electrode and the nitride film 18 thereon. The cross section of the coated state.
제3d도는 상기 감광물질(19)(또는 Polyimide, 또는 SOG)과 질화막(20)의 식각선택비(Etch Selectivity)를 같게 하여 에치백 함으로써 콘택하부에만 질화막(18)을 남기고, 다른부분의 질화막(18)은 제거하고 이 남은 질화막(18)을 장벽(Barrier)층으로 하여 그외 부분에 열적산화막(20)을 성장시킨 상태의 단면도이다.3d illustrates that the etch back of the photosensitive material 19 (or polyimide or SOG) and the nitride film 20 is the same to etch back to leave the nitride film 18 only in the lower portion of the contact, and to the other portion of the nitride film ( 18 is a cross-sectional view of the thermally oxidized oxide film 20 grown on the remaining portion by removing the remaining nitride film 18 as a barrier layer.
제3e도는 제3d도의 콘택하부의 질화막(18)만을 다시 선택적으로 식각하고, 그외 부분의 산화막(20)을 식각장벽층으로 하여 콘택하부의 제2차 전하보존전극용 전도물질(12')을 식각한후, 남아있는 전하보존전극용 전도물질(12') 상부의 산화막(250)과 콘택하부에 노출된 제2차 캐패시터 유전체막(11)을 제거한 상태의 단면도이다.FIG. 3E selectively selectively etches only the nitride film 18 under the contact of FIG. 3D and uses the oxide film 20 in the other portion as an etch barrier layer to form the second conductive charge preservation electrode 12 'under the contact. After etching, the cross-sectional view of the oxide film 250 on the remaining conductive material 12 'for the charge storage electrode and the secondary
제3f도는 제2차 전하보존전극용 전도물질(12')을 제1차 전하보존전극(8)에 연결시키기 위해 제2차 전하보존전극용 전도물질(16')을 일정두께 침착한 상태의 단면도이다.3f shows a state in which a conductive material 16 'for the secondary charge storage electrode is deposited to a predetermined thickness in order to connect the conductive material 12' for the secondary charge storage electrode to the primary
제3g도는 마스크패턴 공정으로 제2차 전하보존전극(12 및 16)을 형성한 상태의 단면도이다.3G is a cross-sectional view of the state in which the secondary
상기와 같은 제조방법으로 전하보존전극이 셀플레이트전극을 중심으로 위 아래 둘러싼 2중 적층캐패시터 구조를 형성함으로써 제2차 전하보존전극을 제1차 전하보존전극에 연결시키기 위해 콘택부분의 셀플레이트 전극 측벽에 캐패시터 유전체막을 형성하여 이 셀플레이트 전극의 측벽의 표면적 만큼 더 캐패시터 표면적을 증가시켜서 셀의 단위면적당 캐패시터 용량을 증가시켜 셀의 면적을 더 줄일 수 있다.The cell plate electrode of the contact portion to connect the secondary charge preservation electrode to the primary charge preservation electrode by forming a double stacked capacitor structure in which the charge preservation electrode is surrounded up and down around the cell plate electrode by the above manufacturing method. A capacitor dielectric film is formed on the sidewalls to increase the capacitor surface area by the surface area of the sidewall of the cell plate electrode, thereby increasing the capacitor capacity per unit area of the cell, thereby further reducing the area of the cell.
Claims (5)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890004352A KR910008123B1 (en) | 1989-04-03 | 1989-04-03 | Semiconductor memory device having stacked capacitor and method of fabricating thereof |
US07/503,228 US5059548A (en) | 1989-04-03 | 1990-04-02 | Method of making a semiconductor memory device having a double stacked capacitor |
US07/726,863 US5162249A (en) | 1989-04-03 | 1991-07-08 | Method of making semiconductor memory device having a double stacked capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890004352A KR910008123B1 (en) | 1989-04-03 | 1989-04-03 | Semiconductor memory device having stacked capacitor and method of fabricating thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900017167A KR900017167A (en) | 1990-11-15 |
KR910008123B1 true KR910008123B1 (en) | 1991-10-10 |
Family
ID=19285047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890004352A KR910008123B1 (en) | 1989-04-03 | 1989-04-03 | Semiconductor memory device having stacked capacitor and method of fabricating thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910008123B1 (en) |
-
1989
- 1989-04-03 KR KR1019890004352A patent/KR910008123B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900017167A (en) | 1990-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930002292B1 (en) | Semiconductor device and method for manufacturing thereof | |
US5284787A (en) | Method of making a semiconductor memory device having improved electrical characteristics | |
US5403767A (en) | Methods for manufacturing a storage electrode of DRAM cells | |
KR970007830B1 (en) | Semiconductor device and fabricating method thereof | |
KR940009616B1 (en) | Hole capacitor cell & manufacturing method thereof | |
US6552381B2 (en) | Trench capacitors in SOI substrates | |
US5714401A (en) | Semiconductor device capacitor manufactured by forming stack with multiple material layers without conductive layer therebetween | |
KR960011652B1 (en) | Stack capacitor and the method | |
US5723889A (en) | Semiconductor memory device and method for fabricating the same | |
KR910008123B1 (en) | Semiconductor memory device having stacked capacitor and method of fabricating thereof | |
KR960006693B1 (en) | High integrated semiconductor connection apparatus and the manufacturing method thereof | |
KR910008122B1 (en) | Semiconductor memory device having stacked capacitor and method of fabricating thereof | |
KR930005211A (en) | DRAM cell and manufacturing method thereof | |
KR0144422B1 (en) | Semiconductor device and manufacturing method | |
KR960013643B1 (en) | Manufacture method of capacitor storage electrode | |
KR100369484B1 (en) | Method for manufacturing capacitor of semiconductor device | |
KR960013644B1 (en) | Capacitor manufacture method | |
KR0135692B1 (en) | Fabrication method of capacitor of semiconductor | |
KR970010681B1 (en) | Method of manufacturing a storage node | |
KR910007415B1 (en) | Semiconductor memory device and its manufacturing method with stack capacitor structure | |
KR100228370B1 (en) | Method for forming a capacitor in semiconductor device | |
KR910009615B1 (en) | Semiconductor memory device and method for manufacture there of | |
KR0132747B1 (en) | Semiconductor device and its manufacture | |
KR100278914B1 (en) | Semiconductor device manufacturing method | |
KR100252542B1 (en) | Method for fabricating a storage node of dram cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020918 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |