KR910007392B1 - Scroll window signal generation circuit - Google Patents
Scroll window signal generation circuit Download PDFInfo
- Publication number
- KR910007392B1 KR910007392B1 KR1019880005806A KR880005806A KR910007392B1 KR 910007392 B1 KR910007392 B1 KR 910007392B1 KR 1019880005806 A KR1019880005806 A KR 1019880005806A KR 880005806 A KR880005806 A KR 880005806A KR 910007392 B1 KR910007392 B1 KR 910007392B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- signal
- output
- scroll
- window
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
제1도는 본 발명에 따른 회로도.1 is a circuit diagram according to the present invention.
제2도는 본 발명에 따른 실시원리도.2 is a working principle according to the present invention.
제3도는 본 발명에 따른 동작 파형도.3 is an operational waveform diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
CNT1-CNT3 : 제1-3카운터 OR : 오아게이트CNT1-CNT3: 1-3 Counter OR: Oagate
NOR : 노아게이트 AND1-AND2 : 앤드게이트NOR: Noah gate AND1-AND2: And gate
NA1-NA2 : 낸드게이트NA1-NA2: NANDGATE
XOR2-XOR5 : 익스클루시브 오아게이트XOR2-XOR5: Exclusive Oagate
본 발명은 디지털 영상장치의 스크롤 윈도우(Scroll Window)신호 발생회로에 관한 것으로, 특히 2개의 화면소스(Source)를 좌,우로 구별하여 동시에 표시할 수 있도록 하는 스크롤 윈도우 신호발생회로에 관한 것이다. 2개이상의 화면소스를 한 화면에 동시에 표시시킬 수 있도록 하는 기술은 픽처-인-픽처(Picture-In-Picture)에 의한 화면표시방식과 스크롤(Scroll)화면표시 방식이 있다. 상기 픽처-인-픽처방식은 주화면에다 화면소스가 다른 소화면을 축소하여 삽입하는 것으로, 원래의 소스화면을 모두 디스플레이 시킬 수 있는 장점이있지만, 소화면으로 표시되므로 소정의 원거리에서 제대로 시청할 수 없는 결점이 있다. 스크롤 화면표시 방식은 화면소스가 다른 두화면을 동시에 화면상에서 상, 하 또는 좌, 우로 분리시켜 표시하되, 상, 하 또는 좌, 우 윈도우선택에 따라 두화면을 크기를 같은 크기로 나누어 표시하던지 그렇지 않으면 한화면 소스를 크게 하면 다른 화면소스는 가려져지는 것처럼 작게 디스플레이시키고자 하는 기술이다. 상기 스크롤 윈도우방식은 화면프레임에 맞는 크기로 전화면의 일부를 그대로 볼 수 있지만 스크롤되어 가려지는 부분은 표시할 수 없도록 되어 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a scroll window signal generating circuit of a digital imaging apparatus, and more particularly, to a scroll window signal generating circuit which distinguishes two screen sources from left and right and displays them simultaneously. Techniques that allow two or more screen sources to be displayed on one screen at the same time include a picture display method using picture-in-picture and a scroll display method. The picture-in-picture method reduces and inserts a small screen having a different screen source on the main screen, and has the advantage of displaying all the original source screens, but is displayed in a small screen so that it can be properly viewed at a predetermined distance. There is no drawback. In the scroll display method, two screens having different screen sources are displayed at the same time by being divided into upper, lower, left and right on the screen, and the two screens are divided into the same size according to the window selection. Otherwise, if one screen source is enlarged, another screen source is displayed as small as it is hidden. In the scroll window method, a part of the full screen can be seen as it is in a size that fits the screen frame, but the part that is scrolled and hidden cannot be displayed.
종래의 스크롤 방식은 화면상에 복수화면을 선택하여 표시시킬 때 목적에 따라좌,우 및 상, 하 선택키를 조작으로 표시시킬 윈도우를 설정하여 원하는 부분의 화면을 디스플레이 시키도록 하였다. 그러나 상기의 상, 하 및 좌, 우 스크롤 윈도우의 방식은 화면의 스크롤형태에 따라 각각 다른 화면 설정 윈도우 펄스를 가진다. 그리고 상기 각각의 스크롤 형태가 디코딩된 윈도우신호로부터 선택되어 이용되기 때문에 이를 수행하기 위한 선택회로가 복잡해지며, 상기 로직신호 처리용량이 증대되는 결점이 있었다.In the conventional scrolling method, when a plurality of screens are selected and displayed on a screen, a window for displaying a desired portion is displayed by setting a window for displaying left, right, up, and down selection keys according to the purpose. However, the upper, lower, left, and right scroll windows have different screen setting window pulses according to the scroll type of the screen. In addition, since each scroll type is selected and used from the decoded window signal, a selection circuit for performing this is complicated, and the logic signal processing capacity is increased.
따라서 본 발명의 목적은 디지털 콘트롤러에서 종래 사용하던 메인수평동기측 카운터출력신호가 스크롤형태를 나타내는 업/다운의 (+)(-)키의 입력신호에 의해 소정모드를 구별하는 스크롤 모드 출력신호를 비교하여 상기 비교결과로부터 상기 스크롤 모드에 적합한 카운터출력이 최종스크롤 윈도우신호를 얻어, 상기 소정모드에 대응된 디스플레이 장치상의 화면을 세로로 구분시켜, 원하는 스크롤 디스플레이 기능을 얻을 수 있는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a scroll mode output signal for distinguishing a predetermined mode by an input signal of an up / down (+) (-) key indicating a scroll form of the main horizontal synchronous counter output signal conventionally used in a digital controller. In comparison, a counter output suitable for the scroll mode is obtained from the comparison result to obtain a final scroll window signal, and a circuit is provided for dividing the screen on the display device corresponding to the predetermined mode vertically to obtain a desired scroll display function. .
이하 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명에 따른 회로도로서, 제1수단(100)은 제1입력단(10)으로 입력되는 기본 클럭신호(3.58MHZ)를 오아게이트(OR)으로 입력하며, 제2입력단(20)으로 입력되는 동기회로분리(도시하지 않았음)에서 발생된 실제데이타 리드용 동기신호를 제1,2카운터(CNT1, CNT2)의 클리어단(CLR)으로 입력하고 상기 제2입력단(20)의 입력에 따라 상기 오아게이트(OR)의 출력을 제1,2카운터(CNT1,CNT2)의 클럭단(CK)으로 입력하여 상기 제1,2카운터(CNT1,CNT2)에서 수평라인을 카운팅하도록 구성되어 있다. 제2수단(200)은 제5입력단(50)의 스크롤 선택신호를 제3카운터(CNT3)의 로드(LOAD)단으로 입력하고, 제3, 4입력단(30,40)을 통해 사용자의 스크롤 윈도우 좌우선택신호를 앤드게이트(AND1-AND2)로 입력하며, 상기 앤드게이트(AN1-AN2)의 출력을 상기 제3카운터(CNT3)의 카운트상승단(up) 및 카운트 하강단(dOWN)으로 입력하여 제3카운터(CNT3)에서 상승 및 하강카운팅모드로 동작하고, 제3카운터(CNT3)의 입력단(A,B,C,D)이 스크롤 윈도우의 중간위치가 되는 초기위치가 설정되도록 구성되어 있다. 여기서 A, B, C, D=0,1,1,0이므로 10진수로 변환하면 6=02+22+21+0가 된다. 제3수단(300)은 상기 제1, 2수단(100,200)에서 출력되는 카운팅 값을 익스클루시브 오아게이트(XOR2-XOR5)로 입력하여 비교하게 되고, 노아게이트(NOR)에서 논리화하여 출력단(SW)으로 스크롤 윈도우신호를 발생하며 상기오아게이트(OR)로 입력하여 해당 위치에서 원하는 윈도우를 세팅하여 일정 유지시키도록 되어 있다. 제4수단(400)은 상기 제2수단(200)의 출력을 인버터(N1N4)에서 소정 인버팅하여 낸드게이트(NA1,NA2)에 입력하고, 상기 낸드게이트(NA1,NA2)에서 화면의 좌,우측의 마지막에 해당하는 윈도우 인식신호를 발생하여 상기 앤드게이트(AND1,AND2)로 입력하도록 구성되어 있다.1 is a circuit diagram according to the present invention, in which the first means 100 inputs a basic clock signal (3.58MHZ) input to the
제2도는 본 발명에 따른 실시원리도로서, 세로로 분리하여 설정한 스크롤화면(188)이 12개의 스크롤 위치설정 모드로 나누어져있을 때, 상기 제1도의 노아게이트(NOR)에서 발생되는 스크롤 윈도우 선택신호출력단(SW)에서 발생되는 출력신호에 따라 좌측에 메인화면, 우측에 디지털 서브화면으로 표시시키고자한다. 즉, 스크롤 윈도우 선택신호(SW)가 어떻게 변화되느냐에 따라서 좌,우 화면의 크기가 비례되어 변화된다. 제2도에 표시한 윈도우 선택은 스크롤 기능을 최초 온상태에서 자동적으로 설정되는 위치로 제3카운터(CNT3)의 입력단(A-D)이 0110(6)값으로 우선적으로 세팅되어 있어서 스크롤 초기 위치(288)가 된다.FIG. 2 is a diagram illustrating an embodiment of the present invention, in which a scroll window generated at a noar gate NOR of FIG. 1 when the
예를 들어 제3카운터(CNT3)의 초기값은 입력단(A,B,C,D)이 0,1,1,0이므로 출력단(QA,QB,QC,QD)가 0, 1, 1, 0로 되어 익스클루시브 오아게이트(XOR2-XOR5)에 입력되며, 인버터(N1-N4)를 통해 낸드게이트(NA1,NA2)에 입력될시 낸드게이트(NA1-NA2)의 출력은 "하이'로 된다.For example, the initial value of the third counter CNT3 is 0, 1, 1, 0 for the input terminals A, B, C, and D, so that the output terminals QA, QB, QC, and QD are 0, 1, 1, 0. The output of the NAND gates NA1-NA2 becomes "high" when it is input to the exclusive OA gates XOR2-XOR5 and is input to the NAND gates NA1 and NA2 through the inverters N1-N4. .
상기 "하이"가 낸드게이트(AND1,AND2)로 입력되어 제3,4입력단(30,40)으로 입력되는 스크롤 업/다운 신호가 정상적으로 입력되도록 한다.The “high” is input to the NAND gates AND1 and AND2 so that the scroll up / down signals input to the third and fourth input terminals 30 and 40 are normally input.
한편, 상기 제3카운터(CNT3)의 출력단(QA-QD)의 초기치 0110이 상기 익스클루시브 오아게이트(XOR2-XOR5)에 각각 입력되고, 상기 제1,2카운터(CNT1,CNT2)에서 오아게이트(OR)의 출력을 카운트하여 제2카운터(CNT2)의 출력단(QA-QD)와 출력이 "0110"에 도달될 때 익스클루시브 오아게이트(XOR2-XOR5)의 출력은 "로우"가된다. 상기 제2카운터(CNT2)의 출력단(QA-QD)이 "0,1,1,0"이 된다는 것은 제1,2카운터(CNT1,CNT2)의 출력단(QA-QD)는 모두 8비트로 제2카운터(CNT2)의 출력단(QA-QD)이 상위4비트일 때 0, 1 , 1 ,0=0+32+64+0=96(04+25+26+07)이므로 제2도의 윈도우 영역간의 카운팅값이 16정도값을 가질 때 스크롤시 기능 온시 디롤트 분할 위치가 6이므로 16×6=96이 되어짐을 알수 있다.On the other hand, the
따라서 상기 노아게이트(NOR)의 출력은 "하이"가 되어 오아게이트(OR)로 입력될시 상기 "하이"논리에 의해 제1입력단(1)으로 입력되는 클럭은 오아게이트(OR)에서 차단되어 제1,2카운터(CNT1,CNT2)는 더 이상의 클럭을 받아들이지 않으므로 카운팅 동작은 중지되어 윈도우 영역 "6"위치를 계속유지하게 된다.Therefore, when the output of the noar gate NOR becomes “high” and is input to the oragate OR, the clock input to the first input terminal 1 by the “high” logic is cut off at the oragate OR. Since the first and second counters CNT1 and CNT2 do not receive any more clocks, the counting operation is stopped to keep the window region "6".
그런데 제3입력단(30)으로 업키가 입력되면 제3카운터(CNT3)의 출력단(QA-QD)은 "1, 1, 1, 0"이 되어 익스클루시브 오아게이트(XOR2-XOR5)에 입력될시 익스클루시브 오아게이트(XOR2)의 출력이 "하이"가 되므로 노아게이트(NOR)의 출력은 "로우"가 되어 오아게이트(OR)에서 다시 클럭을 받아 제1,2카운터(CNT1,CNT2)의 클럭단(CK)으로 입력되어 카운팅을 계속하여 제2카운터(CNT2)의 출력단(QA)가 "하이"가 되어 제3카운터(CNT3)의 출력단(QA-QD)의 출력과 같이 1, 1, 1, 0에 도달될시 상기와 같은 동작으로 노아게이트(NOR)의 출력은 "하이"가되어 제2카운터(CNT1,CNT2)의 동작은 정지하게 되어 다시 윈도우 영역 7의 위치를 유지하게 된다.However, when the up key is input to the third input terminal 30, the output terminals QA-QD of the third counter CNT3 become “1, 1, 1, 0” to be input to the exclusive OA gates XOR2-XOR5. Since the output of the exclusive exclusive oar gate XOR2 becomes high, the output of the noor gate NOR becomes low, and the clock is received by the oragate OR again and the first and second counters CNT1 and CNT2 are applied. The output terminal QA of the second counter CNT2 becomes " high ", which is inputted to the clock terminal CK of the second counter CNT2, so as to output the output terminals QA-QD of the third counter CNT3. When 1, 0 is reached, the output of the NOR gate becomes “high” as described above, and the operation of the second counters CNT1 and CNT2 is stopped to maintain the position of the
그러나 제4입력단(40)으로 하강 신호가 입력되면 상기와 같은 동작으로 역으로 윈도우 영역에 따라 스크롤 위치를 설정할 수 있게 된다. 상기 낸드게이트(NA1,NA2)는 윈도우 영역 좌, 우측의 한계를 설정하는 것으로 낸드게이트(NA1)의 출력이 "로우"일 때 제3입력단(30)의 상승 모드신호를 받아 들일수 없으므로 최우측이 설정된다. 이는 제3카운터(CNT3)의 출력단(QA-QD)이 "1, 0, 1, 1"(=11)되는 값으로 낸드게이트(NA1)의 출력은 "로우"가 된다. 즉 제2도의 윈도 영역 "11"이 되는 위치며, 그리고 낸드게이트(NA2)의 출력이 "로우"일 때 제4입력단(40)의 상승 모드 신호를 받아들일 수 없으므로 최좌측이 설정된다. 이는 제3카운터(CNT3)의 출력단(QA-QD)이 "0,0,0,1"(=1)이 되는 값으로 낸드게이트(NA2)의 출력은 "로우"가 된다. 즉 제2도의 윈도우 영역 "1"이 되는 위치가 된다. 따라서 제3카운터(CNT3)가 상승 및 하강카운팅을계속하여 상기값에 도달될 때 최좌측이 설정됨을 알 수 있다.However, when the falling signal is input to the fourth input terminal 40, the scroll position can be set in reverse according to the window region. The NAND gates NA1 and NA2 set limits on the left and right sides of the window region. When the output of the NAND gate NA1 is “low,” the NAND gates NA1 and NA2 cannot receive the rising mode signal of the third input terminal 30, so that the NAND gates NA1 and NA2 are the rightmost. Is set. This is a value at which the output terminals QA-QD of the third counter CNT3 are "1, 0, 1, 1" (= 11), and the output of the NAND gate NA1 is "low". That is, it is the position which becomes the window area "11" of FIG. 2, and when the output of NAND gate NA2 is "low", since the rising mode signal of the 4th input terminal 40 cannot be received, the leftmost side is set. This is a value at which the output terminals QA-QD of the third counter CNT3 become "0, 0, 0, 1" (= 1), and the output of the NAND gate NA2 is "low". That is, it becomes the position used as the window area "1" of FIG. Accordingly, it can be seen that the leftmost side is set when the third counter CNT3 continues the rising and falling counting and reaches the above value.
제3도는 본 발명에 따른 제1도의 동작 타이밍도로써, (3a)는 제1도 제2입력단(20)으로 입력되는 리드스타트(Read Start)신호이고, (3d)(3f)는 제1도 제2카운터(CNT2)의 출력단(QA-QD)의 출력신호이며, (3g)는 제5입력단(50)으로 입력되는 스크롤 모드단 제어입력 신호이고, (3h)는 제3입력단(30)의 입력신호 파형이고, (3i)는 제3카운터(CNT3)의 출력데이타 파형이며, (3j)는 노아게이트(NOR)에서 출력되는 스크롤 윈도우신호 파형이고, (3k)-(3n)는 상기 제3,4입력단(30,40)의 입력에 따라 제3카운터(CNT3)에서 출력되는 변화파형도이다.3 is an operation timing diagram of FIG. 1 according to the present invention, in which 3a is a read start signal input to the first input and
이하 상기한 제1-3도를 참조하여 본 발명의 구체적 일실시예를 상세히 설명하면, 제1도에서 사용자가 스크롤 기능키를 온하면1차로 스크롤펄스가 하이펄스(+)로 들어온다. 제5입력단(50)의 스크롤 선택신호는 액티브 "로우"상태로 받아들이므로 (3g,3k)와 같이 입력된다. 이어서 스크롤시 메인 동기 신호 발생회로(도시하지 않았음)에서 리드 시작신호를 만들어서 제1,2카운터(CNT1-CNT2)를 클리어시킨다. 이때부터 상기 제1,2카운터(CNT1-CNT2)가 0번지부터 카운팅을 시작한다. 전체화면(188)을 제2도와 같이 12개로 모드를 설정되면 윈도우 하나의 영역은 기준주파수를 16번 카운팅한후 하나의 윈도우 영역이 발생되어 다음 동기구간에서 클리어되고, 모두 윈도우12영역을 기준주파수에 따라 (16×11=176) 카운팅된후 윈도우 선택신호가 발생하도록 되어 있다. 즉, 스크롤 윈도우는 각각의 화면 스크롤 위치에 따라 11단계의 윈도우가 필요하며, 그리고 스크롤 온시 자동적인 스크롤 위치(288)가 제2도와 같이 처음위치가 된다.Hereinafter, a specific embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3 above. When the user turns on the scroll function key in FIG. 1, the scroll pulse is first introduced into the high pulse (+). The scroll selection signal of the
제2도의 원리예를 제1도를 참조하여 제3도에 따라 구체적으로 설명하면, 제2입력단(20)으로 입력되는 리드 시작신호인 제3입력단(30)에 의해 제1,2카운터(CNT1, CNT2)가 클리어되는데, 상기 리드 시작신호는 영상 합성신호의 동기신호를 제외한 실제 영상신호의 시작부분을 맞추기 위한 것이다.The principle example of FIG. 2 will be described in detail with reference to FIG. 1 with reference to FIG. 1. The first and second counters CNT1 are controlled by the third input terminal 30 which is a read start signal input to the
상기의 제3도의 (3a)신호에 의해 제1,2카운터(CNT, CNT2)가 클리어된후 제1입력단(10)으로 입력되는 기준주파수클럭(3.58MHZ)신호가 오아케이트(OR)를 통해 제1,2카운터(CNT1,CNT2)의 클럭단(CK)으로 입력되어 입력클럭신호를 카운트할 때 제1카운터(CNT1)의 출력단(QD)으로 출력되는 신호는(3b)와 같이 출력된다. 상기 제1카운터(CNT1)의 리플캐리신호를 제2카운터(CNT2)를 받고 상기 오아게이트(OR)의 입력클럭신호를 카운트하면 제2카운터(CNT2)의 출력단(QA-QD)의 출력은(3c)-(3f)와 같이 출력되어 익스클루시브 오아게이트(XOR2-XOR5)로 입력된다. 비디오신호의 1수평동기신호 기간동안 한 수평화면이 제1,2카운터(CNT1,CNT2)에 의해 모두 수행할 수 있게 된다. 여기서 약192정도만 카운팅하면 유효화면 구간을 모두 카운팅 할 수 있게 된다.() 그 결과 8비트중 상기 5비트 카운트 출력은 제3도(3b)-(3f)와 같이 출력됨을 알수 있다. 이때 사용자가 스크롤키를 입력하면 제5입력단(50)으로 제3도(3g),(3k)와 같은 스크롤신호가 발생되어 제3카운터(CNT3)의 로드단(LOAD)을 액티브한다. 상기 제3카운터(CNT3)의 액티브와 동시에 제3카운터(CNT3)의 입력단(A,B,C,D)의 상태가 "0110"이므로 제3카운터(CNT3)의 출력단(QA-QD)의 출력은 (3i)와 같이 출력된다. 이때 익스클루시브 오아게이트(XOR2-XOR5)에서 제2카운터(CNT2)에서 카운팅되는 값과 비교한다. 제2카운터(CNT2)의 출력단(QA-QD)이 "0, 1, 1, 0"일 때 익스클루시브 오아게이트(XOR2-XOR5)의 출력은 "로우" 가되고 이를 노아게이트(NOR)를 통과하면 제2도의 스크롤 화면의 윈도우의 중간위치("6")에 해당하는 윈도우 선택신호가 출력함과 동시에 상기 선택신호를 오아게이트(OR)에 입력시켜 제1,2카운터(CNT1-CNAT2)의 펄스입력을 중지하므로 제1,2카운터(CNT1,CNT2)의 카운팅이 중지된다. 이때 2화면소스에 대해 같은 사이즈로 나누어 보게 되는 예이다. 즉 두사람의 얼굴을 표시할 수 있도록 하는 화면소스라면 상기 각 두사람의 얼굴의 반만 표시되는 상태가 된다.The reference frequency clock (3.58MHZ) signal input to the
만약 사용자 상기 좌우화면중 좌측화면을 보게되는 윈도우선택시(+)키를 조작하면 제3입력단(30)으로 (3h)와 같이 앤드게이트(AND1)로 입력된다. 상기 앤드게이트(AND1)의 타입력단으로 입력되는 낸드게이트(NA1)의 출력은 최우측이 되지 않는한 "하이"이므로 제3입력단(30)의 입력을 앤드게이트(AND1)에서 받아 제3카운터(CNT3)의 상승카운트단(up)으로 입력된다. 이때 상기 제3카운터(CNT3)는 상기"0110"부터(3i)와 같이 상승카운팅모드가 되어 출력단(QA-QD)으로 "0110→0111"로 증가되어 최종"1101"까지 출력될 수 있다. 상기 제3카운터(CNT3)의 출력은 제2카운터(CNT2)의 출력단 (QA-QD)의 출력과 익스클루시브 오아게이트(XOR2-XOR5)에서 비교되어지는데, 상기 제2,3카운터(CNT2-CNT3)의 출력이 모두 같으면 익스클루시브 오아게이트(XOR2-XOR5)의 출력은 모두 "로우"가 되어 노아게이트(NOR)에 의해 스크롤 윈도우신호가 (3j)와 같이 "하이"로 발생된다. 이에 의해 오아게이트(OR1)에 의해 클럭 입력을 차단하여 제2카운터(CNT1,CNR2)의 동작을 중지시켜 이 상태를 계속 유지한다. 즉, 상기 선택한 윈도우 포인트 제2도의 8영역이 선택되며, 상기 스크롤 윈도우가 발생되면 제1,2카운터(CNT1,CNT2)는 오아게이트(OR)로 입력된 스크롤 윈도우신호에 의해 클럭단(CK)으로 항상 "하이"가 입력되어 카운팅이 중지된다. 만약(-)키를 입력하면 제4입력단(40)을 통해 (3m)와 같이 앤드게이트(AND2)에 입력된다. 상기 앤드게이트(AND2)의 타입력단으로 낸드게이트(NA2)의 출력은 윈도우의 최좌측이 되지않는 한 "하이"이므로 상기 제4입력단(40)의 하강 모드 신호를 받아들일 수 있다. 이때 앤드게이트(AN2)의 출력에 의해 제3카운터(CNT3)는 하강 카운트 모드로 설정되어 제3카운터(CNT3)의 출력단(QA-QD)의 출력이 다운 카운팅되어 익스클루시브 오아게이트(XOR1-XOR5)로 입력되어져 상기 제2카운터(CNT2)의 출력과 비교된다. 이때 상기 익스클루시브 오아게이트(XOR2-XOR5)중 어느 하나의 출력이 "하이"가 될시 노아게이트(NOR)의 출력은 "로우"가 되어 오아게이트(OR)에서 다시 제1입력단(10)의 클럭을 받아 제1,2카운터(CNT1,CNT2)에서 다시 카운팅시작하여 제2카운터(CNT1)의 출력이 상기제3카운터(CNT3)의 출력과 동일하면 익스클루시브 오아게이트(XOR2-XOR5)의 출력이 "로우"가 되고 노아게이트(NOR)의 출력이 "하이"가 되어 오아게이트(OR)의 클럭 입력을 차단하여 이 상태를 유지시킨다.If the user manipulates the (+) key when the window is selected to view the left screen of the left and right screens, the third input terminal 30 is input to the AND gate AND1 as shown in (3h). The output of the NAND gate NA1 input to the type force terminal of the AND gate AND1 is “high” as long as it does not become the rightmost side, so that the input of the third input terminal 30 is received from the AND gate AND1 and the third counter ( CNT3) is input to the rising count end up. In this case, the third counter CNT3 may be in the rising counting mode as shown in “0110” through 3i, and may be increased to “0110 → 0111” to the output terminal QA-QD and output until the final “1101”. The output of the third counter CNT3 is compared with the output of the output terminals QA-QD of the second counter CNT2 at the exclusive OA gates XOR2-XOR5, and the second and third counters CNT2- When the outputs of the CNT3) are all the same, the outputs of the exclusive oar gates XOR2-XOR5 are all "low", and the scroll window signal is generated "high" by the noar gate NOR as shown by (3j). As a result, the clock input is blocked by the OR gate OR1 to stop the operation of the second counters CNT1 and CNR2, thereby maintaining this state. That is, eight regions of the selected
따라서 상기 익스클루시브 오아게이트(XOR2-XOR5)의 상기 비교값에 따라 모두 "로우"가되면, 노아게이트(NOR)의 출력은 "하이"가 되어 분할위치(288)가 좌측이동된다. 이때 제2도 스크롤화면(188)의 좌측화면을 적어지게 하고, 우측 서브디지탈 화면이 크게 표시되도록 윈도우가 설정된다.Therefore, when both of the exclusive oragates XOR2-XOR5 become "low" according to the comparison value, the output of the NOA gate NOR becomes "high" and the
제3도 (3m)의 (3k)-(3n)에서와 같이 제3,4입력단(30,40)의 입력변화에 따라제2도의 스크롤 화면(188)의 윈도우가 자유자재로 선택된다. 상기(+)(-)키조작에 따라 제3,4입력단(30,40)의 입력이 변화되어 그런데 제3카운터(CNT3) 출력단(QA-QD)의 출력이 최좌측 윈도우에 해당되는 0001이나, 최우측윈도우에 해당하는 1011일 경우 낸드게이트(NA1,NA2)의 출력이 "로우"가 되어 앤드게이트(AND1,AND2)로 입력되어 앤드게이트(AND1,AND2)의 출력을 "로우"로 하므로 제3카운터(CNT3)의 어떤 키입력도 받아들이지 않으므로 제2도의 지정된 스크롤화면 윈도우를 범위를 벗어나지 않는다.As shown in (3k)-(3n) of FIG. 3m (3m), the window of the
본 발명의 실시예에서 스크롤 윈도의 수를 11개로 하였지만 스크롤 윈도우 개수를 늘리려면 4비트 대신 5bit-6bit→7bit→8bit 등으로 확대 적용하면 손쉽게 스크롤 기능을 고도화시킬 수 있다.In the embodiment of the present invention, the number of scroll windows is set to 11, but in order to increase the number of scroll windows, the scroll function can be easily upgraded by enlarging and applying 5bit-6bit → 7bit → 8bit instead of 4bit.
상술한 바와 같이 픽쳐-인-픽쳐나 그밖의 디지털 기능에 사용하는 수평동기 카운터를 같이 사용하고 업/다운 카운터에 의해 키입력에 따라 비교하여 손쉽게 효율적으로 스크롤 윈도우신호를 발생시킬 수 있다.As described above, the horizontal window counter used for the picture-in-picture or other digital functions can be used together, and the up / down counter can be used to generate the scroll window signal easily and efficiently.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880005806A KR910007392B1 (en) | 1988-05-18 | 1988-05-18 | Scroll window signal generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880005806A KR910007392B1 (en) | 1988-05-18 | 1988-05-18 | Scroll window signal generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890017959A KR890017959A (en) | 1989-12-18 |
KR910007392B1 true KR910007392B1 (en) | 1991-09-25 |
Family
ID=19274484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880005806A KR910007392B1 (en) | 1988-05-18 | 1988-05-18 | Scroll window signal generation circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910007392B1 (en) |
-
1988
- 1988-05-18 KR KR1019880005806A patent/KR910007392B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890017959A (en) | 1989-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100339898B1 (en) | Image display apparatus | |
EP0587209A1 (en) | Method and system for accessing visually obscured data in a data processing system | |
US4468662A (en) | Display apparatus for displaying characters or graphics on a cathode ray tube | |
JPS63279293A (en) | Image display device | |
KR910007392B1 (en) | Scroll window signal generation circuit | |
US5117226A (en) | Circuit for generating a scroll window signal in digital image apparatus | |
KR910005095B1 (en) | Picture in picture tv | |
JPH0616231B2 (en) | Scroll window signal generation circuit for digital image processing device. | |
JP2002135681A (en) | Video display device | |
JP3022664B2 (en) | Image display size variable circuit | |
KR0157483B1 (en) | Horizontal compress expression circuit at wide tv | |
KR900007618B1 (en) | Stereoscopic television circuit | |
KR100213242B1 (en) | Method for analgzing external synchronous signal and apparatus therefor | |
JPS5857751B2 (en) | cathode ray tube display device | |
JPH05236375A (en) | Display device | |
EP0395429A2 (en) | Image display apparatus | |
SU805402A1 (en) | Device for displaying graphic information on crt screen | |
JPH06101817B2 (en) | Multi-screen display control circuit and video equipment including the same | |
JPH11288257A (en) | Method and device for compression display | |
JPH08214228A (en) | Circuit for horizontally compressing sub-screen | |
KR100468696B1 (en) | On screen display apparatus and method having fanction of detecting 2dimensional fringe and color displaying by line | |
JPS63245084A (en) | Interlace picture data conversion system | |
KR0123726B1 (en) | Apparatus for controlling l.c.d display | |
RU2015536C1 (en) | Display | |
KR890001308B1 (en) | Crt monitor image size control circuit of a artificial sight system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020830 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |