KR910006677B1 - 광전지 및 그 제조방법 - Google Patents

Abstract

내용 없음.

Description

광전지 및 그 제조방법

제1도는 하나 또는 그 이상의 P-i-n형 광전지를 포함하는 길다란 반도체 물질의 부분확대 단면도.

제2도는 대규모 광전지를 전기적으로 절연되는 소규모 부분으로 분리시키는 종래 방법의 블록도.

제3도는 대규모 광전지를 전기적으로 절연되는 소규모 부분으로 분리시키는 본 발명의 방법의 블록도.

제4도는 본 발명에 따라 전기 절연물질 패턴이 배치된 스트립 형태의 반도체 물질의 부분확대 평면도.

제5도는 제4도에 도시된 절연물질 패턴이 연속적인 스트립 형태의 반도체 물질상에 적용된 사시도.

제6도는 절연물질 패턴이 적용된 반도체 물질의 부분확대도.

* 도면의 주요부분에 대한 부호의 설명

10 : 비정질 반도체 합금 12 : P-i-n태양전지

13 : 반도체층이 형성된 기판 16 : P형 전도 영역

18 : 진성 영역 20 : n형 전도 영역

22 : 투명한 전기 전도성 피막 23 : 전기 절연물질

24 : 절연물질 패턴 25 : 롤

27 : 절연물질 스트립 36 : 주변 보오더부

40 : 스크린

본 발명은 대규모 광전지에 관한 것으로, 특히 스트립 형태의 반도체 물질로부터 이격되고 전기적으로 절연되는 대규모 광전지와 상기 대규모 광전지의 소규모 전기절연부를 형성시키는 것이다.

또한, 본 발명은 이격되고 전기적 절연성을 갖는 대규모 광전지와 상기 대규모 광전지의 소규모의 전기절연부 제조방법에 관한 것이기도 하다.

본 명세서는 불연속적으로 이격된 대규모 광전지를 매트릭스 형태의 소규모 전기 절연부로 세분화시키는 것에 대해 언급하고 있다. 상기 대규모 셀은 반도체 물질의 반도체 보다 상단에 직접적으로 적용되는 전기적 절연물질에 의해 이격되고 세분화된다. 또한, 본 명세서에서는 본 발명의 주 특징으로 연속적인 스트립 형태의 광기전력 물질로부터 대규모의 반도체 셀과 상기 대규모 셀의 소규모 부분을 연속적으로나 일괄적으로 제조하는 과정에 대해 언급하고 있다.

비록 단결정 실리콘 장치가 거대한 반도체 산업의 기초라 할지라도, 단결정 실리콘으로 제조되는 장치는 필요에 따라 변하지 않는 고정된 파라메터를 포함하고, 많은 양의 물질을 필요로 하며, 단지 소규모로만 생산되며, 또한 값비쌀 뿐만 아니라 오랜 제조시간을 필요로 한다. 하지만 비정질 실리콘으로 구성되는 장치는 상기의 단결정 실리콘의 단점을 배제하게 된다. 상기 비정질 실리콘은 직접 갭 반도체와 유사한 특성을 갖는 광학적 흡수 연부를 가질 뿐만 아니라, 단지 1μ 또는 그 이하의 물질 두께로도 50μ두께를 갖는 단결정 실리콘과 동일한 양의 광량을 흡수하게 된다. 더구나, 비정질 실리콘은 신속하고도 용이하게 상기 단결정 실리콘보다 더크게 제조된다.

따라서, 중요한 효과는 비정질 반도체 합금 또는 피막을 용이하게 증착시키는 과정을 개선함으로써 얻어진다. 여기서, 상기의 각각의 반도체층은 단지 증착장치의 크기에만 제한을 받게되는 비교적 크게 형성되어져야 하며 또한 P-n접합 장치가 이들의 단결정 대응물로 제조되는 것과 동일한 물질로 제조될 때 P형 n형 물질을 형성하는데 있어서 용이하게 도우프되어야 한다.

에너지 갭내의 아주 감소된 상태 밀도와 높은 전자적 특성을 갖는 아주 개선된 비정질 실리콘 합금은 스탠포드 알. 오브신스키와 아런 마댄이 "단결정 반도체와 동일한 비정질 반도체"라는 발명의 명칭으로 1980년 10월 7일자로 출원한 미합중국 특허 제4, 226, 898호에 상세하게 설명되어 있는 글로우 방전 증착법과 상기 발명자가 동일한 발명의 명칭으로 1980년 8월 12일자로 출원한 미합중국 특허 제4, 217, 374호에 상세하게 설명되어 있는 진공 증착법에 의해 이뤄진다.

상기 특허공보에 상세히 설명되어 있는 바와 같이, 에너지 갭내에 위치하는 상태의 밀도를 감소시키기 위해 비정질 실리콘 반도체에는 불소가 첨가된다. 불소 원자의 크기가 매우 작으므로 인해 이는 비정질 보디내로 용이하게 삽입되기 때문에, 활성화된 불소는 비정질 보디의 비정질 실리콘내로 용이하게 확산되어 이에 결합되어 에너지 갭내에 위치하는 결함 상태 밀도를 감소시키게 된다. 상기 불소는 실리콘과 댕글링 결합(dangling band)으로 결합하여 유연한 결합각도로 이온적으로 한정하게 결합되므로 수소와 다른 첨가액으로 형성되는 것보다 더욱 안정되고 더욱 효과적으로 보상된다. 불소는 미소의 크기, 높은 반응도, 화학적 결합 및 최고의 음전기성을 가지기 때문에 수소의 경우보다 더욱 효과적인 보상요소로 작용한다.

광전지의 효율은 서로의 상단에 셀을 첨가함으로써 더욱 향상되는 것으로 알려져 있다. 광전지 효율을 향상시키기 위한 이러한 다중셀 이용에 대해서는 이. 디. 잭슨의 미합중국 특허공보 제2, 949, 498호에 상세히 설명되어 있다.

상기 이용의 주요점은 태양 스펙트럼의 여러 부분을 더욱 효과적으로 모우고 개방회로 전압을 증가시키기 위해 다른 밴드 갭 장치를 이용하는 것에 직결된다.

탄뎀 셀 장치는 빛이 각 셀을 통해 연속적으로 전해지고 또한 제1셀 또는 층을 통과한 빛을 흡수하기 위해 더 좁은 밴드 갭 물질 다음에는 더 큰 밴드 갭 물질이 배치되는 두 개 또는 그 이상의 셀을 포함한다.

각 셀로부터 생성되는 전류를 연속적으로 매칭시킴으로써, 각 셀의 전체 개방회로 전압은 서로 합해져서, 입사광으로부터 생성되는 에너지를 충분히 이용할 수 있는 장치를 제공하게 된다.

상업적인 주관심사는 광전지를 대량으로 생산하는데 있다. 태양전지를 제조하는데 있어서 일괄적인 과정으로 제한되는 단결정 실리콘과는 달리, 비정질 실리콘 합금은 대용량의 연속적인 처리 시스템으로 태양 전지를 형성하기 위해 비교적 큰 기판상에 여러층으로 증착된다. 이러한 종류의 연속처리 장치는 1980년 5월 19일자로 출원된 미합중국 특허원 제151, 301호와 1981년 3월 16일자로 출원된 미합중국 특허원 제 244, 386호와 1981년 3월 16일자로 출원된 미합중국 특허원 제240, 493호와, 1981년 9월 28일자로 출원된 미합중국 특허원 제306, 146호와 1982년 3월 19일자로 출원된 미합중국 특허원 제359, 825호에 상세히 기록되어 있다.

상기에 언급된 계류중인 특허출원서에서, 기판은 3개가 한조로 구성된 증착 챔버를 통해 연속적으로 처리되며, 상기의 각 챔버에서는 특수 물질이 증착된다. P-i-n배치형의 태양전지를 제조하는데 있어서, 3개가 한조로 구성된 증착챔버에서 첫 번째 챔버에서는 P형 비정질 반도체 물질이 증착되고, 2번째 챔버에서는 진성 반도체 물질이 증착되며, 또한 3번째 챔버에서는 n형 비정질 반도체 물질이 증착된다.

지금까지 언급된 대량생산 글로우 방전 증착기술에 의해 제조된 대규모 광전지의 롤은 반도체층이 연속적으로 증착되는 길다란 스트립 형태의 기판을 포함한다. 본 발명에서 반도체층이 형성된 스트립 형태의 기판 물질은 "반도체 물질"로 명명된다.

반도체층 형성 다음 단계에서는 작동할 수 있는 반도체 장치가 제조될 필요가 있다. 이 단계에서, 반도체 물질은 반사하지 않고 투명하며 높은 빛 투과성을 가지며 높은 전기 전도성을 갖는 막(차후부터는 "투명한 전도성 막"이라고 칭함)으로 제공된다. 이러한 투명한 전도성 막은 대규모 광전지를 형성키 위해 전기적으로 서로 연결되는 매트릭스 형태의 소규모 전기절연부를 구성하기 위해 상면 반도체층의 노출면에 제공되는 것이 양호하다.

상기 대규모 광전지 셀로부터 최대한의 전기적 출력을 얻기 위해선 상기 대규모 광전지 셀은 본 발명의 기술에 따라 메트릭스 형태의 소규모 전기절연부로 세분화 되는 것이 바람직하다. 대규모 반도체 장치에 있어서, 반도체층에는 쇼트와 같은 결함이 생길 우려도 있다. 결함의 위치 및 엄격성에 따라, 전 반도체 보디의 전기적 출력은 아주 감소하게 된다. 이러한 이유로 인해, 상기 대규모 반도체 장치를 전기적으로 절연되는 여러 소규모 부분으로 세분화 시키고, 선정된 세트의 출력 설계로 주워지지 않는 소규모 부분을 식별하며, 선정된 설계로 주워지는 대규모 광전지의 소규모 부만을 전기적으로 연결시키는 것이 바람직하다. 그러나, 이러한 기술은 쇼트가 문제시되지 않는다는 가능으로 처리되어짐을 명기해야 한다. 따라서, 본 발명은 대규모 셀을 소규모 부분으로 세분화시키는데 아무런 제한을 가하지 않을 뿐 아니라 차후에 설명되는 바와 같이 이에 유용하게 적용되어진다.

종래의 대규모 광전지에 있어서, 투명한 전도성 막은 전기적으로 절연되는 소규모 부분을 형성하기 위해 연속적으로 스크라이브(scribe)되며 또는 연속적인 층으로 증착된다. 이는 투명한 전도성 막을 증착시킨 다음, 포토리토그래피 또는 이와 유사한 기술로 패턴화되는 감광성 물질을 적용시킨 후, 플라즈마 에칭 기술과 같은 에칭 단계를 포함하는 다단계 처리 과정으로 이뤄진다. 이러한 종래 기술은 많은 시간을 소비할 뿐 아니라 많은 노동을 필요로 하며 웨트 화학물을 필요로 한다.

또 다른 종래 방법에서는 투명한 전도성 막은 마스크 또는 스텐실을 이용함으로써 불연속적인 패턴으로 증착된다. 하지만 이러한 기술은 연속적인 생산을 위해 요구되는 건조 과정을 포함하는 장점을 갖는 반면, 이러한 과정을 실시하는데 있어서 고유의 단점을 포함한다. 즉, 광기전력 물질과 형성된 마스크가 일치되는 문제점이 제기된다.

이와는 반대로, 본 발명은 스크린 프린트되는 전기적 절연 패턴이 매트릭스 형태의 소규모 전기 절연부를 제한하는 대규모 광전지를 제공한다. 스크라이빙은 소규모 부분이 명백하게 규정되는 드라이 스크린 프린팅 처리에 의해 이뤄지므로, 본 발명은 종래의 광전지와 스크라이브 하게되는 불연속적으로 투명한 전도성 막을 증착시키는 기술을 더욱 개선하게 된다.

본 발명에 있어서, 전기 절연물질은 매트릭스 형태의 소규모 부분을 규정짓게 되므로, 투명한 전도성 막을 스크라이브할 필요가 없다. 또한, 에칭 단계 불필요성은 투명한 전도성 막 아래에 위치한 반도체층의 전기적 일수행을 들어주고 아주 두꺼운 반도체 전도성 막 형성을 방지하여 전류 집합을 감소시키거나 또는 불충분한 양의 투명한 전도성 막을 배제함으로써 인접한 소규모 부분을 전기적으로 연결시키는 방법을 삭제하게 된다.

이 뿐만 아니라, 본 발명의 광전지는 염가로 계속적으로 생산된다. 본 발명의 양호한 실시예에서, 대규모 셀은 반도체 물질의 롤로부터 제조된다.

이러한 반도체 물질의 롤은 거의 1000피이트 정도의 길이를 가지므로, 이로부터 대규모의 셀을 각각 형성하기 위해선 상기 롤을 절단시킬 필요가 있다. 1000피트 정도의 길이로부터 단락 회로를 포함함이 없이 대규모 셀을 효과적으로 절단하기 위해, 종래에는 우선적으로 반도체 물질 표면상에 투명한 전도성 막을 형성시킴으로써 인접한 대규모 셀간의 피막형성을 배제하게 된다. 이와는 반대로, 본 발명은 인접한 대규모 셀 사이에 전기적 절연물질을 증착시킴으로써 단락회로를 포함함이 없이 대규모 셀을 절단하게 된다. 이러한 결과로 작업 효율은 증가하게 되고 제조비용은 절감하게 된다.

불소가 포함된 비정질 반도체 보디를 포함하는 광전지에 대해 이미 언급되었다 할지라도, 본 발명은 특정한 처리 가스로 제조되는 비정질 반도체에 아무런 제한을 가하지 않는다. 따라서, 본 발명은 비정질, 단결정, 다결정으로 구성되는 것과 또는 불소를 포함하거나 그렇지 않는 것과는 무관하게 광전지 셀에 동일하게 적용된다. 더욱이 본 발명과 동일한 발명자가 "성분적으로 변하는 물질과 상기 물질 합성방법"이라는 발명의 명칭으로 1982년 9월 23일자로 출원된 미합중국 특허 출원서에는 이미 언급된 물질이나 새로운 물질로 합성되는 물질로부터 광기전력을 얻는 기초에 대해 상세히 설명되어 있다.

본 발명의 여러 목적 및 장점에 대해서는 수반된 도면을 참조하여 상세히 설명하면 아래와 같다.

본 명세서에서는 매트릭스 형태의 소규모 절연부를 포함하는 대규모 광전지에 대해 상세히 설명하고 있다. 상기 각 절연부는 공통 기판과 상기 기판상의 반도체 보디와 상기 반도체 보디상의 투명한 전기 전도성 피막을 포함한다. 대규모 셀을 매트릭스 형태의 소규모 부분으로 세분화시키기 위해 상기 반도체 보디상에는 전기 절연물질의 패턴이 제공된다. 상기 절연물질의 두께는 투명한 전기 전도성 피막보다 더 두껍게 형성되므로, 상기 절연물질은 물리적으로 분리되어 인접한 소규모 부분을 전기적으로 절연시키게 된다. 또한 상기 절연물질의 패턴은 대규모 셀의 주변 보오더부를 독립적으로나 부가적으로 덮게 되며, 상기 주변 보오더부에서는 소규모 부분이 전기적으로 서로 연결된다.

또한, 본 명세서에서는 연속적인 스트립 형태의 반도체 물질로부터 서로 이격되는 대규모 광전지를 제조하는 방법에 대해서도 언급된다.

상기 반도체 물질은 반도체 보디가 형성되는 기판을 포함한다. 본 발명은 투명한 전기 전도성 피막이 증착되기 전에 상기 반도체 보디상에 전기 절연물질이 선정된 패턴으로 적용되는 단계를 포함한다.

상기 패턴은 연속적인 스트립을 서로 이격되는 다수의 대규모 광전지로 분리시키게 된다. 또한, 상기 방법은 상기 각 대규모 셀을 매트릭스 형태의 소규모 전기절연부로 분리시키기 위해 전기 절연물질을 적용시키는 단계를 포함한다. 최종적으로, 상기 방법은 상기 소규모 전기 절연부를 전기적으로 연결시키기 위해 상기 각각의 대규모 셀의 주변 보오더부에 전기 절연물질을 적용시키는 단계를 포함한다.

상기 전기 절연물질이 대규모 셀에 적용되고 나면, 투명한 전기 전도성 물질이 전기 절연물질보다 더 적은두께로 광전지의 노출면상에 증착된다.

이격되어 전기적으로 절연되는 여러 대규모 광전지를 포함하는 반도체 물질의 연속적인 스트립이 본 명세서에 소재될 뿐 아니라 특허청구 범위에 청구된다.

상기 반도체 물질은 기판과, 상기 기판상의 반도체 보디와, 상기 반도체 보디상의 투명한 전기적 전도성 피막을 포함한다. 또한 상기 반도체 보디상에는, 연속적인 스트립을 서로 이격되는 대규모 광전지 셀로 분리시키기 위해, 전기 절연물질 패턴이 첨가된다. 상기 절연물질은 상기의 투명한 전기 전도성 피막보다 더 두꺼운 두께를 갖는다. 또한, 상기 절연물질 패턴은 서로 이격된 대규모 셀을 매트릭스 형태의 소규모 전기 절연부와 전기적으로 절연되는 주변 보오더로 분리시킨다.

I. 광전지

제1도는 연속적인 여러 P-i-n층으로 구성되는 광전지를 도시하고 있다. 상기 P-i-n층은 비정질 반도체 합금(10)을 포함한다. 본 발명이 이러한 형태의 광전지에 관련 사용되도록 채택되는 동안, 이는 축적되는 P-i-n 광전지 생산에만 어떤 제한을 가할 뿐 아니라 쇼트키 또는 MIS형태의 전지 생산가격과 동일한 비용이 소모되거나 또는 박막 반도체 장치 생산을 간편하게 한다.

더욱이, 제1도는 각각의 P-i-n 태양 셀(12a), (12b) 및 (12c)로 구성되는 태양전지와 같은 P-i-n형태의 광전지를 도시하고 있다.

최하단 셀(12a)의 아래에는 투명하거나 또는 스테인레스강, 알루미늄, 탄타늄, 몰리브데늄 또는 크롬과 같은 금속물질로 구성되는 기판(11)이 배치된다. 어떤 작용을 위해 얇은 산화층이나 비정질 물질을 적용하기 전의 연속적인 베이스 접촉을 필요로 한다 할지라도, 상기 기판은 유연성 있는 막과 기초작업과정에서 이에 부가되는 어떤 요소만을 포함한다. 양호한 실시예에서는 상기 기판은 유리나 또는 한쪽 표면에 전기 전도막이 형성된 절연물질로 구성된다.

각각의 셀(12a), (12b) 및 (12c)은 어떤 실시예에서는 최소한 실리콘 합금을 포함하는 반도체 보디를 포함한다. 상기의 각각의 반도체 보디는 n형 전도 영역 또는 층(20a), (20b), (20c), 진성 영역 또는 층(18a), (18b), (18c), P형 전도 영역 또는 층(16a), (16b), (16c)을 포함한다.

전술된 바와 같이, 셀(12b)은 중간셀이며, 제1도에 도시된 바와 같이, 부가적인 중간셀은 본 발명의 사상과 영역을 벗어남이 없이 전술된 셀 상단에 배치된다. 또한, 첨부된 P-i-n 셀이 설명된다 할지라도, 본 발명은 단일 또는 첨부된 n-i-P 셀을 위해 동일하게 채택된다. 한편, 본 발명의 양호한 실시예에서 플로라인을 포함하는 비정질 반도체 합금은 셀(12)의 각 층을 형성토록 사용되며, 상기 층은 플로라인이 부가되거나 또는 부가됨이 없이 단결정 또는 다결정 물질로 구성된다. 여기서 언급되고 있는 본 발명의 개념은 물질이나 결정과는 무관한 광전지에 관련된다.

각각의 셀(12a), (12b) 및 (12c)을 위해 P형 층은 낮은 빛흡수 및 높은 전도성으로 특징지워진다. 진성층은 광응답을 위한 임계치로 조절된 파장, 높은 빛흡수, 낮은 암흑 전도성 및 특수한 셀응용을 위해 밴드 갭을 적절하게 선택하기 위해 충분한 크기의 밴드 갭 조절요소를 포함하는 높은 광전도성을 갖는다. 양호하게, 상기 진성층은 상기 셀(12a)이 최하위 밴드 갭을, 셀(12c)이 최상위 밴드 갭을, 셀(12b)이 중간 밴드갭을 갖도록 조절되는 밴드 갭이 된다. n형 층은 낮은 빛흡수 및 높은 전도성 합금층을 갖는다. n형 층의 두께는 양호하게 25 내지 100Å영역내로 주워진다. 진성합금층은 3000 내지 3000Å의 두께를 가지며, P형층은 양호하게 50 내지 5000Å의 두께를 갖는다. 정공의 짧은 확산 행로에 의해, P형층은 일반적으로 가능한한 얇게 형성된다. 더구나, 최외각층, 여기서의 P형층(20c)은 빛흡수를 피하기 위해 가능한한 얇게 형성되지만 밴드 갭 조절요소를 포함할 필요는 없다.

반도체 합금층을 형성한 다음에는 또 다른 증착 단계가 행해짐을 이해할 수 있을 것이다. 이 단계에서는 n형층(20c)위에 전기적으로 전도성을 갖고 투명한 막(22)이 형성되며, 전기 전도성을 갖고 투명한 박막은 인듐틴 옥사이드, 카드뮴 스텐네이트, 또는 도우프된 틴 옥사이드로 구성되어져서 500Å의 두꺼운 두께를 갖는다.

일반적으로 불연속적인 이러한 투명하고 전기적 전도성을 갖는 박막(22)은 부착된 셀이 충분히 큰 표면적을 가지거나 또는 투명하고 전기적 전도성을 갖는 층(22)의 연속층이 불충분한 전도성을 가질 때 캐리어 행로를 단축시키고 셀의 전도효율을 증가시키기 위해 반도체 보디상에 침착된다. 본 발명에서 각각의 태양전지(10)는 대략 1ft²의 면적을 가지므로, 투명하고 전기 전도성을 갖는 불연속적인 막을 사용하는 것이 양호하다.

최종적으로, 전기적 전도성을 갖는 페이스트를 구비한 투명하고도 전기적 전도성을 갖는 막(22)의 불연속 부분의 상면에는 전기적 도체 그리드(24)가 부가된다.

Ⅱ. 반도체 보디의 전기적 절연부

A. 종래 기술

제2도는 종래의 기술로 대규모의 반도체 보디를 전기적으로 절연되는 소규모의 조각으로 나누는 방법을 블럭도로 도시하고 있다. 이러한 종래 기술의 첫 단계에서는 반도체를 침착시키기 위한 기판을 준비한다. 기판 준비단계는 상기 기판을 하이드로겐 플라즈마로 세척한 후, 확산 및 반사면을 제공하기 위해 이를 잘 닦은 다음, 입사된 광을 많이 반사시키기 위해 높은 반사막을 잘 닦아진 기판표면상에 형성시키는 단계를 포함한다. 기판 준비단계가 끝나면, 잘 닦아진 반사면에는 잘 알려진 글로 방전침착 과정에 의해 다수의 반도체층이 형성된다.

반도체층이 형성되는 지금, 투명하고도 전기적 대규모의 셀에서 전류를 모우기 위해 투명하고도 전기적 전도성을 갖는 막이 형성된다.

최종적으로, 대규모의 셀을 전기적으로 절연되는 소규모부분으로 분리시키는 줄을 긋는 작업은 투명하고도 전기적 전도성을 가지며 반사하지 않는 막 스트립을 제거함으로써 대규모의 셀을 나누게 된다. 투명하고 전기적 전도성을 갖는 막을 통한 전기적 전도성은 반도체층 측면 전기 전도성보다 더 높으므로, 전류는 투명하고 전기적 전도성을 갖는 막을 통해 선택적으로 흐르게 된다. 따라서, 투명하고 전기적 전도성을 갖는 막을 다수의 절연되는 소규모 조각부로 분리시킴으로써, 각 조각부로부터의 전류는 독립적으로 이동된다. 이와 같은 방식으로, 대규모의 광전지가 빈약한 전기적 일을 행하는 부분을 포함한다면, 이들 부분은 만족스러운 전기적 일을 행하는 부분과는 전기적으로 서로 연결되지 않는다.

줄을 긋는 작업은 종래 방법이 사진평판과정으로 이뤄진다. 통례적으로, 감광성 내식막 용액은 투명하고 전기적 전도성을 갖는 막표면에 적용되어 예비 가열된 후 잉여물로서 박막을 떠나게 된다. 다음, 투명하고 전기적 전도성을 갖는 막 영역의 최종 패턴을 이루는 사진 마스크가 감광성 내식막이 부착된 층위에 배치되고 나면, 상기 패턴에 의해 덮혀지지 않는 일부 층은 감광성 내식막을 이루기 위해 전자가 방사선이나 에너지 전자선에 조사된다. 종래의 화학적 또는 플라즈마 절차를 이용하여 상기 층을 형성시키는 동안, 감광성 내식막이 조사된 부분(양 내식막) 또는 조사되지 않은 부분(음 내식막)과 투명하고 전기적 전도성을 갖는 물질은 제거된다. 투명하면서 전기적 전도성을 갖는 막표면으로부터 남아있는 감광성 내식막을 제거하기 위해 상기 내식막을 용매로 세척한다.

그 결과, 대규모의 반도체 장치 표면상에는 전기적으로 절연되는 소규모의 부분이 형성된다. 이 다음, 소규모 부분은 대규모 셀의 제1전극을 형성하기 위해 전기적으로 연결되는 반면, 공통 기판은 제2전극으로 제공된다.

또 다른 종래의 줄 긋는 기술은 본 발명의 양도인과 동일한 양도인이 1982년 2월 11일자로 출원한 미합중국 특허원 제34779호에 기술되어 있다.

B. 전기 절연부 형성

주변 보오더부

제3도는 대규모의 반도체 물질 시트를 전기적으로 절연시되는 소규모의 부분으로 형성시키는 개선된 방법을 블록도로 도시하고 있다. 제1단계에서는 기판을 준비하고, 기판이 준비되면 종래 기술에 의한 상술된 단계에서 동일하게 반도체층을 형성시킨다. 종래 기술 방법과의 차이점으로 본 발명의 방법은 줄 긋는 단계와 투명하면서 전기적 전도성을 갖는 막 위에 절연물질을 형성시키는 단계를 포함하지 않는다.

특히, 양호한 실시예에서 대규모의 광전지(10)는 비교적 두꺼운 전기적 절연물질(23)층을 적용함으로써 선택된 패턴(24)으로 전기적으로 절연되는 소규모 부분(26)으로 매트릭스 형태로 분리된다. 절연물질(23)은 투명하면서 전기적 전도성을 갖는 막(22)를 형성시키기에 앞서 반도체층의 상면에 제공된다. 전기적 절연물질(23)에 의해 형성되는 패턴은 연속적으로 증착된 투명하면서 전기적 전도성을 갖는 막(22)을 다수의 불연속적인 영역으로 분리시킬 수 있도록 선택되며, 또한 대규모의 셀(10)을 소규모의 전기적 절연부(26)로 효과적으로 분리시킨다.

양호한 실시예에서, 전기 절연물질(23)의 패턴(24)은 전기 절연물질(23) 즉 양호하게는 일렉트로 사이언스 랩스의 240SB와 같은 실리콘 유전체 성분이 반도체 상면상에서 직접 조사되는 스크린 프린팅 과정에 의해 이뤄진다. 스크린 과정이 제5도에 연속적으로 도시되고 있고 실리콘 성분이 반도체 물질의 롤(25) 표면상에서 굴려진다할지라도, 상기 과정은 불연속적인 대규모 광전지가 이에 스크린된 전기 절연물질을 갖는 배취 처리방법에서와 동일하게 채택된다. 상기 실리콘 유전체 성분은 본 발명에 따라 실온에서 제공되어서 약 150℃에서 약 30분간 처리된다. 이러한 과정은 반도체층의 상면상에 1mil 두께의 절연물질을 제공하게 된다.

양호한 실시예에서, 실리콘 성분의 적용은 제4도 및 제6도에 상세히 설명된 매트릭스 형태의 소규모 전기 절연부(26)를 규정하게 된다. 이와 유사하게, 절연물질(23)의 좁은 스트립(27)에 의해 분리된 여러 행과 열로 이뤄진 상기 부분(26)를 포함하는 바와 같이 매트릭스를 규정하는 패턴(24)은 부가적인 전기 절연부를 형성하기 위해 수정될 수 있다.

예를 들자면, 본 발명의 양호한 형태로서, 대규모의 태양전지(10)의 비교적 좁은 주변 보오더부(36)를 전기적으로 절연시키는 것이 바람직하다. 절연된 이러한 보오더부(36)는 종결 및 전기 연결 버스바아(도시 안됨)로 사용된다. 다시 말하자면 각각의 대규모 셀(10)의 소규모 부분(26)를 전기적으로 연결시키는데 사용된다. 이러한 전기적 연결과정은 상기에 언급된 미합중국 특허원 제347779호에 상세하게 설명되어 있다.

절연물질(23)의 패턴(24)을 형성시키는데 있어서 스크린 프린팅외의 여러 기술이 이용될 수 있다. 예를 들자면, 절연물질(23)은 레이저 프린터에 의해 원하는 패턴으로 기판상에 페인트 되거나 분무된다.

반도체층상에 절연물질을 적용시킨 다음에는 비교적 얇고 투명하며 전기적 전도성을 갖는 막(22)은 플라즈마 침착과 같은 종래 방법대로 침착된다. 그러나, 투명하면서 전기적 전도성을 갖는 막(22)이 조사된 반도체 보디 전체 표면상에 균일하게 침착되는 종래 방법과 상이한 점으로, 본 발명의 절연물질 적용은 절연물질(23)의 스크린 프린터 패턴(24)으로 규정된 부연속적 부분에서만 투명하면서 전기적 전도층이 조사된 반도체 보디의 표면상에 침착되는 결과를 가져온다.

상기 절연물질(23)의 두께는 임계치를 갖지 않는 반면에, 대략 550Å 정도의 두께에서 광학적 일을 수행토록 수학적으로 실험적으로 알려진 투명하면서 전기적 전도성을 갖는 막(22)의 두께보다는 사실상 더욱 두껍기 위해선 대략 1mil로 선택되어진다. 비교적 두꺼운 두께에 의해, 상기 절연물질(23)은 전기적 절연 장벽으로 투명하면서 전기적 전도성을 갖는 막에 의해 운반되는 전류를 방해함으로써, 대규모 셀(10)을 다수의 불연속 전기적 절연 및 소규모 부분(26)으로 나누게 되며, 또한 다음 처리단계에서는 대규모 광전지(10)로부터 전류를 효과적으로 모으기 위해 종래의 방법으로 분리된 이들을 서로 전기적으로 연결하게 된다.

제4도는 본 발명의 원리에 따라 증착된 절연물질(23)의 패턴(24)를 갖는 대규모의 광전지(10)에 인접하게 도시된 롤(25)로부터 스트립 형태의 반도체 물질(13)의 평면도를 도시하고 있다. 상기 패턴(24)은 매트릭스 형태의 전기적 절연부(26), 대규모 셀(10)의 상부 주변을 따라 형성된 주변 보오더부(36) 및 인접한 대규모 셀(10)간의 전기적 절연공간(27)을 규정짓는다. 또한 상기의 각각의 대규모 셀(10)은 상기에 언급된 롤-대-롤 처리보다는 배취 처리방법으로 적용된 전기적 절연물질(23)을 포함한다. 적용 방법과는 무관하게, 전기적으로 절연된 주변 보오더부(36)는, 소규모부분(26)이 기판(11)으로부터 전류를 쇼트시킴이 없이 연결되어질 때, 대규모 셀(10)의 "비활성 영역"을 규정지으며, 절연물질(23)이 적용되는 어떤 공간(27)은 셀을 쇼트시킴을 없이 절단된다. 소규모 부분(26)과 주변 보오더부(36)의 일반적인 배치는 제4도 및 제6도에 도시된 바와 같다(하지만, 도시되지 않은 그리드 패턴이 전류를 모으기 위해 각각의 소규모 부분(26)에 첨가될 수도 있다).

제5도를 참조하면, 여기에 도시된 본 발명은 반도체 물질(13)의 롤(25)로부터 대규모 광전지(10)를 연속적으로 생산토록 채택된다. 1000ft의 길이와 26인치 이상의 폭을 갖는 반도체 물질을 계속적으로 생산할 수 있다면, 이는 반도체 물질(13)로부터 대규모 광전지(10)를 제조하는데 있어서 아주 경제적이다. 연속적인 스트립 형태의 반도체 물질(13)은 반도체층이 침착된 전기 전도성 기판층(11)으로 이뤄지는데, 상기 반도체층에 대해서는 제1도에 상세하게 도시되어 있다. 반도체층을 형성시킨 후, 상기 스트립형태의 광전지 물질은 절연물질(23)이 적용되는 다운 스트림 작업소 ST. 1로 운반된다. 작업소 ST. 1에서 스크린(40)과 롤러(42)는 반도체 물질(13)의 롤(25)이 스크린과 롤러의 조합선을 따라 움직일 때 반도체 보디의 노출 표면상에 실리콘 절연물질(23)을 굴리게 된다. 상기 스크린(40)은 제4도에 확대도로 도시된 패턴과 일치하는 패턴(24)을 실리콘 보디상에 형성시키게 된다.

전술된 바와 같이, 상기 패턴(24)은 매트릭스 형태로 배치되어 전기적으로 절연되는 소규모 부분(26)과

인치의 폭을 갖는 주변 보오더부(36)와 인접한 대규모 셀(10)과 인접한 소규모 부분(26) 사이의 절연물질(23)의 스트립(27)을 규정짓는다.

절연물질(23)의 패턴(24)이 적용되고 나면, 반도체 물질(13)의 스트립에는 투명하면서 전기적 전도성을 갖는 피막 예를 들면 인듐틴 옥사이드와 같은 막이 롤대롤 형태로 형성된다. 투명하면서 전기적 전도성을 갖는 피막(22)이 형성되고 나면, 스트립 형태의 광기전력 물질은 대규모 셀(10) 주변을 규정짓는 절연물질(23)의 스트립(27)을 따라 절단함으로써 각각이 대규모 광전지(10)로 나눠진다.

본 발명의 또 다른 양호한 실시예에 있어서, 제5도에 도시된 스트립 형태의 광기전력 물질은 투명하면서 전기적 전도성을 갖는 피막(22)를 형성시키기 전에 대규모 광전지(10)로 각각 나눠진다. 다음 처리단계는 상기와 동일하다.

본 발명은 본 발명의 사상과 영역을 벗어나지 않는 범위내에서 수정 변경될 수 있다.

Claims (20)

1. 전기적 전도성을 갖는 기판과 상기 기판상의 반도체 보디와 상기 반도체 보디상의 투명한 전기적 전도성 피막을 포함하는 매트릭스 형태의 소규모 전기 절연부를 포함하는 대규모 광전지에 있어서, 상기 대규모 광전지는 상기 반도체 보디(12a) 내지 (12c)상에 배치되어 상기 대규모 광전지(10)를 매트릭스 형태의 소규모 부분(26)으로 나누는 전기적 절연물질(23)의 패턴(24)과 상기 절연물질이 인접한 소규모 부분을 분리시켜 이를 전기적으로 절연시키도록 상기 투명한 전기적 전도성 피막(22)보다 더 큰 두께를 갖는 전기 절연물질 패턴의 두께로 인해 더욱 개선되는 것을 특지으로 하는 광전지.
2. 제1항에 의한 광전지에 있어서, 상기 절연물질(23)의 패턴은 대략 1mil의 두께를 갖는 것을 특징으로 하는 광전지.
3. 제2항에 의한 광전지에 있어서, 상기 절연물질(23)은 실리콘 페이스트를 포함하는 것을 특징으로 하는 광전지.
4. 제1항에 의한 광전지에 있어서, 상기 절연물질의 패턴(24)은 대규모 광전지(10)를 매트릭스 형태의 소규모 전기 절연부(26)로 세분화시키는 것을 특징으로 하는 광전지.
5. 제1항에 의한 광전지에 있어서, 상기 절연물질의 패턴(24)은 대규모 광전지(10)의 주변 보오더부(36)를 덮는 것을 특징으로 하는 광전지.
6. 제5항에 의한 광전지에 있어서, 상기 주변 보오더부(36)는 대략

   

   내지

   

   인치의 폭을 갖는 것을 특징으로 하는 광전지.
7. 광전지 물질의 연속적인 스트립으로부터 전기적 전도성을 갖는 기판과 상기 기판상의 반도체 보디를 포함하며 서로 이격되는 대규모 광전지를 제조하는 방법에 있어서, 상기 제조방법은 투명한 전기 전도성 피막을 증착시키기 전에 상기 반도체 보디상에 이격되는 여러 대규모 광전지로 상기 연속 스트립을 분리시키는 선정된 패턴으로 전기적 절연물질을 제공한 다음, 상기 절연물질보다 더 작은 두께로 투명한 전기 전도성 피막을 형성시키는 단계로 구성되는 것을 특징으로 하는 광전지 제조방법.
8. 제7항에 의한 제조방법에 있어서, 각각의 대규모 광전지는 매트릭 형태의 소규모 전기 절연부를 포함하며, 상기 반도체 보디상에 상기 전기 절연물질을 선정된 패턴으로 제공하는 단계는 상기 각각의 대규모 광전지를 매트릭스 형태의 소규모 부분으로 분리시키기 위해 전기 절연물을 제공하는 것을 특징으로 하는 광전지 제조방법.
9. 제7항에 의한 제조방법에 있어서, 상기 각각의 대규모 광전지는 전기적으로 활성화되지 않는 영역을 포함하며, 상기 반도체 보디상에 전기 절연물질을 형성시키는 단계에서 상기의 전기 절연물질은 각각의 대규모 광전지의 주변 보오더부에 형성되는 것을 특징으로 하는 광전지 제조방법.
10. 제9항에 의한 제조방법에 있어서, 상기 제조방법은 광전지 물질의 연속 스트립을 서로 분리되는 대규모 광전지로 절단시키는 부가적인 단계를 포함하는 것을 특징으로 하는 광전지 제조방법.
11. 제8항에 의한 제조방법에 있어서, 상기 제조방법은 투명한 전기 전도성 피막층을 형성시키는 또 다른 단계를 포함하며, 상기 전기 절연물질은 상기 투명한 전기 전도성 피막보다 더욱 두꺼운 두께로 형성되는 것을 특징으로 하는 광전지 제조방법.
12. 전기적 전도성을 갖는 기판과 상기 기판상의 반도체 보디와 상기 반도체 보디상에 증착된 투명한 전기 전도성 피막을 포함하며 전기 절연물질층에 의해 전기적으로 절연되는 매트릭스 형태의 소규모 전기 전도부를 대규모 광전지상에 형성시키는 방법에 있어서, 상기 방법은 대규모 광전지를 매트릭스 형태의 소규모 전기 절연부로 나누기 위해 투명한 전기 전도성 피막을 형성시키기 전에 상기 반도체 보디상에 절연물질을 선택된 패턴으로 형성시킨 다음, 상기 절연물질보다 더 작은 두께로 투명한 전기 전도성 피막을 형성시키는 단계로 포함하는 것을 특징으로 하는 광전지 제조방법.
13. 제12항에 의한 제조방법에 있어서, 상기 대규모 광전지는 전기적으로 활성화되지 않는 영역을 포함하며, 상기 반도체 보디상에 전기 절연물질을 형성시키는 단계는 상기 절연물질을 대규모 광전지의 주변 보오더부에 형성시키는 것을 특징으로 하는 광전지 제조방법.
14. 제10항에 의한 제조방법에 있어서, 상기 전기 절연물질은 1 내지 5mil정도의 두께로 형성되는 것을 특징으로 하는 광전지 제조방법.
15. 전기적 전도성을 갖는 기판과 상기 기판상의 반도체 보디와 상기 보디상의 투명한 전기적 전도성 피막을 포함하는 서로 이격되어 전기적으로 절연되는 여러 대규모 광전지를 포함하는 연속적인 광전지 물질 스트립에 있어서, 상기 스트립은 반도체 보디(12a) 내지 (12c)상의 전기 절연물질 패턴(24)과 투명한 전기 전도성 피막(22)보다 더 두꺼운 전기 절연물질 두께로 인해 더욱 개선되는 것을 특징으로 하는 광전지 물질의 연속 스트립.
16. 제15항에 의한 연속 스트립에 있어서, 상기 절연물질(23)의 패턴(24)은 각각의 대규모 광전지(10)를 매트릭스 형태의 소규모 전기 절연부(26)로 분리시키는 것을 특징으로 하는 광전지 물질의 연속 스트립.
17. 제16항에 의한 연속 스트립에 있어서, 상기 절연물질(23)의 패턴(24)은 각각의 대규모 광전지(10)의 주변 보오더부(36)를 부가적으로 덮는 것을 특징으로 하는 광전지 물질의 연속 스트립.
18. 제17항에 의한 연속 스트립에 있어서, 상기 절연물질(23)의 패턴은 대략 1mil의 두께를 갖는 것을 특징으로 하는 광전지 물질의 연속 스트립.
19. 제18항에 의한 연속 스트립에 있어서, 상기 절연물질(23)은 실리콘 페이스트를 포함하는 것을 특징으로 하는 광전지 물질의 연속 스트립.
20. 제16항에 의한 연속 스트립에 있어서, 상기 절연물질(23)의 패턴(24)은 각각의 대규모 광전지를 180개의 소규모 부분(26)으로 나누는 것을 특징으로 하는 광전지 물질의 연속 스트립.

Images