KR910006488B1 - 클럭시그널을 발생시키기 위한 회로배열 - Google Patents

클럭시그널을 발생시키기 위한 회로배열 Download PDF

Info

Publication number
KR910006488B1
KR910006488B1 KR1019870000916A KR870000916A KR910006488B1 KR 910006488 B1 KR910006488 B1 KR 910006488B1 KR 1019870000916 A KR1019870000916 A KR 1019870000916A KR 870000916 A KR870000916 A KR 870000916A KR 910006488 B1 KR910006488 B1 KR 910006488B1
Authority
KR
South Korea
Prior art keywords
frequency
circuit
scan line
oscillator
clock
Prior art date
Application number
KR1019870000916A
Other languages
English (en)
Other versions
KR870008464A (ko
Inventor
베르란트 악셀-피에레
루프라이 에안-클라우데
Original Assignee
도이체 톰손-브란트 게엠베하
롤프-디이터 베르거
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도이체 톰손-브란트 게엠베하, 롤프-디이터 베르거 filed Critical 도이체 톰손-브란트 게엠베하
Publication of KR870008464A publication Critical patent/KR870008464A/ko
Application granted granted Critical
Publication of KR910006488B1 publication Critical patent/KR910006488B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/05Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/44Colour synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Television Systems (AREA)
  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Color Television Systems (AREA)

Abstract

내용 없음.

Description

클럭시그널을 발생시키기 위한 회로배선
도면은 클럭시그널을 발생시키기 위한 회로배열도.
* 도면의 주요부분에 대한 부호의 설명
1, 4 : 전압조정된 발진기 2, 5 : 주파수분할기
3, 6 : 위상비교기 9 : 세라믹발진기
본 발명은 페이스가 조절된 회로(PLL)를 사용하면서 디지털화된 TV 시그널을 디코우더 하기 위해 주사선주파수와 커플링된 클럭시그널을 발생시키기 위한 회로배열에 관한 것이다.
디지털시그널의 처리시, 특히 비디오시그널을 디지털화할 때 중요한 전제조건은 디지털회로를 조정하기 위한 클럭이, 주파수 및 페이스위치에 있어 주사선주파수와 커플링되어져야 한다는 것이다.
따라서 주사선마다 그리고 반상마다 항상 동일한 점에서 순간값이 형성되어지는 것이 보증된다. 클럭주파수는 주사정률에 따라 6MHz의 이송폭일 경우 10과 20MHz 사이에 놓는다. 제안된 표준은 이 경우 13.5MHz의 주파수를 보여준다. 클럭주파수의 동기화는 주사선복귀동안에만 행해질 수 있고, 이 경우 클럭발진기는 주사선진행동안에는 진동하지 않는다. 클럭주사수와 주사선주파수의 비율이 너무크고 클럭주파수가 충분히 안정되지않으면 주사선진행동안에 순간이상-현상이 발생할 위험이 있다 : 이것에 의해 주사선동안의 조절이 불리하게 침해를 받는다. 석영조정된 PLL - 회로에 의해 클럭주파수를 발생시키면, 비디오 레코더에서 나온 시그널에서의 겅우와 마찬가지로 예를들면 주사선주파수가 표준을 벗어나는 경우 주파수변화에 대한 조절가능성이 없어질 것이다. 그런류의 장치에서 주사선주파수는 약 ±1% 정도의 편자를 허용한다. 그렇기때문에 클럭주파수의 조절이 가능해야하며, 클럭주파수는 순간이상을 피하기 위해 처리될 시그널의 주사선주파수에 대해 동기화된다.
예를들면 클럭주파수가 분할과 잇따른증식에 의해 얻어지는 석영조정된 PLL-회로를 이용하여 요구되는 클럭주파수를 발생시키는 것이 제안되었었다(IEEE : International Conference on Consumer Electronics, 7.6.1985, Session XVII Digital T.V.). 그러나 이러한 것은 막대한 회로 비용이 든다.
본 발명의 목적은 적은 회로 비용으로 비디오시그널의 주사선주파수와 커플링된 클럭주파수를 발생시키고, 이 클럭주파수의 값이 자동적으로 허용오차를 가진 주사선주파수에 적합하도록 하는데 있다. 이러한 목적은 본 발명에 따르는 클럭시그널을 발생시키기 위한 회로배열에 의해 해결된다. 본 발명은 PLL-조절회로가 이미 TV 수상기에 장치되어 있기 때문에 비용이 적게든다는 장점이 있다.
본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
출력 0에서 클럭주파수 fT를 발생시키기 위해 전압조정된 발진기(1), 주파수분할기(2) 및 위상비교기(3)으로 구성된 PLL-회로가 사용된다. 위상비교기(3)에 공지된 방법으로 분할된 주파수 fT/N1와 기준주파수 fR가 전송된다. 위상비교에 의해 발진기(1)을 위한 조정전압이 발생된다. 기준주파수 fT는 제2의 전압조정된 발진기(4), 제2의 주파수분할기(5) 및 제2의 위상비교기(6)으로 구성된 제2의 PLL-회로에 의해 발생된다. 이 제2의 PLL-회로는 주사선주파수 fT와 견고하게 커플링된 주파수 fR를 발생시킨다. 위상비교기(6)에 기준주파수로써의 주사선주파수 fZ와 분할된 주파수 fR/N2가 전송된다. 발진기(4)는 세라믹발진기(9) 통해 제1 PLL-회로를 위한 매우 안정된 주파수 fR를 공급한다. 예를들면 13.5MHz 의 클럭주파수를 공급하는 제1발진기(1)는 500MHz의 기준주파수에 의해 조절된다. fT/fR〈100의 작은 주파수비율에 의해 높은 안정성이 보증된다. 콘덴서(8)에 의해 주어진 제2 PLL-회로(4),(5),(6)의 시간상수 T2는 콘덴서(7)에 의해 주어진 제1 PLL-회로(1),(2),(3)의 시간상수 T1보다 크다.
따라서 PLL-회로(4),(5),(6)의 시간상수 T2가 주사선주파수의 5에서부터 20까지의 주기사이에 놓이는 것이 바람직하다. 15.625KHz의 주사선주파수의 경우 T2의 값은 320μs 내지 1280μs에 놓인다. PLL-회로(1),(2),(3)의 시간상수 T1는 주파수분할기(5)의 인자 N2에 비례해서 더 작다. 진술한 예에서 N2=32인 경우 시간상수 T1의 값은 10㎲ 와 40㎲ 사이에 놓인다.
제2의 PLL-회로(4),(5),(6)의 포착영역은 세라믹발진기(9)에 의해 작아질 수 있다. 제1 PLL-회로가 더 적은 시간상수 T1을 갖기 때문에 값비싼 발진요소(예를 들면 세라믹이나 석영)없이 표준전압 조정되는 발진기가 사용될 수 있다. 제 1 PLL-회로에 전송된 기준주파수 fR가 주사선주파수 fZ의 편차에 상응하여 변하기 때문에 제1 발진기(1)는 외부로부터의 저절이 필요하지 않다.
예를들면 13.5MHz의 클럭주파수를 발생시키기 위해서 제2발진기(4)가 503MHz에서 발진하는 세라믹발진기의 도움으로 500MHz의 주파수로 조절되는데, 이때 주파수는 인자 N2=32로 분할되고 주사선주파수 fZ=15.625KHz와 비교된다. 이렇게 발생된 기준주파수 fR는 인자 N1=27로 분할된 주파수 fT와 비교되어진다. 제1 PLL-회로에서 13.5MHz의 클럭주파수를 발생시키기위해 기준주파수 fR는 ±1% 정도의 주사선주파수 편차를 갖도록 조절된다.
본 발명은 비디오텍스트시그널을 디코우더하기위해 안정된 클럭주파수를 발생시키는데 특히 적합하다. 이것에 의해 값비싼 석영이 절약된다. TV송신기의 정확한 주사선주파수가 기준주파수로 사용된다. 세라믹발진기를 사용하면 교란이 충분히 제거되어질 수 있다.

Claims (4)

  1. 페이스가 조절된 발진기회로(PLL)를 사용하면서 디지털화된 TV 시그널을 디코우더하기위해 주사선주파수와 커플링된 클럭시그널을 발생시키기위한 회로배열에 있어서, 클럭주파수 fT는 페이스가 조절된 제1회로(1,2,3)에 의해 발생되고, 이 페이스가 조절된 제1회로에는 페이스가 조절된 제2회로(4,5,6)에서 나온 주파수 fR가 기준주파수로써 전송되고, 이 주파수 fR는 주사선주파수 fZ와 커플링되는 것을 특징으로 하는 회로배열.
  2. 제1항에 있어서, 페이스가 조절된 제2의 회로에 있는 발진기(4)는 세라믹발진기(9)에 의해 안정화되는 것을 특징으로 하는 회로배열.
  3. 제1항에 있어서, 페이스가 조절된 제2회로(4,5,6)의 조절회로가 주사선주파수의 5에서부터 20까지의 주기사이에 큰 시간상수 T2를 가지는 것을 특징으로 하는 회로배열.
  4. 제1항에 있어서, 페이스가 조절된 제1회로(1,2,3)의 조절회로가 시간상수 T2에 비해 주파수분할기(5)의 인자 N2 만큼 더 작은 시간상수 T1를 가지는 것을 특징으로 하는 회로배열.
KR1019870000916A 1986-02-06 1987-02-05 클럭시그널을 발생시키기 위한 회로배열 KR910006488B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19863603621 DE3603621A1 (de) 1986-02-06 1986-02-06 Schaltungsanordnung zur erzeugung eines taktsignals
DEP3603621.8 1986-02-06

Publications (2)

Publication Number Publication Date
KR870008464A KR870008464A (ko) 1987-09-26
KR910006488B1 true KR910006488B1 (ko) 1991-08-26

Family

ID=6293490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870000916A KR910006488B1 (ko) 1986-02-06 1987-02-05 클럭시그널을 발생시키기 위한 회로배열

Country Status (7)

Country Link
EP (1) EP0235573B1 (ko)
JP (1) JPS62258571A (ko)
KR (1) KR910006488B1 (ko)
AT (1) ATE76547T1 (ko)
DE (2) DE3603621A1 (ko)
ES (1) ES2032759T3 (ko)
HK (1) HK59096A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102057555A (zh) * 2008-06-04 2011-05-11 韩商高登吉司电子 开关模式电源供应器的备用电力最小化装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1318972C (en) * 1989-09-25 1993-06-08 Alain Tessier Video overlay circuit
JPH05207327A (ja) * 1992-01-27 1993-08-13 Mitsubishi Electric Corp 水平同期回路
DE4316225C2 (de) * 1993-05-14 2000-06-08 Deutsche Telekom Ag Verfahren und Anordnung zur störungsfreien empfangsseitigen Taktrückgewinnung für Digitalsignale mit konstanter Bitrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES8308464A1 (es) * 1981-02-02 1983-06-16 Rca Corp Perfeccionamientos introducidos en una instalacion de tratamiento de senales de television digitales.
JPS58170229A (ja) * 1982-03-31 1983-10-06 Toshiba Corp 周波数てい倍回路
US4463371A (en) * 1982-05-28 1984-07-31 Rca Corporation Clock generation apparatus for a digital television system
JPS6048684A (ja) * 1983-08-29 1985-03-16 Fujitsu Ltd テレビ信号判定方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102057555A (zh) * 2008-06-04 2011-05-11 韩商高登吉司电子 开关模式电源供应器的备用电力最小化装置

Also Published As

Publication number Publication date
EP0235573B1 (de) 1992-05-20
DE3779147D1 (de) 1992-06-25
DE3603621A1 (de) 1987-08-13
JPS62258571A (ja) 1987-11-11
HK59096A (en) 1996-04-12
EP0235573A1 (de) 1987-09-09
JPH0553434B2 (ko) 1993-08-10
KR870008464A (ko) 1987-09-26
ATE76547T1 (de) 1992-06-15
ES2032759T3 (es) 1993-03-01

Similar Documents

Publication Publication Date Title
US4292654A (en) Deflection system and switched-mode power supply using a common ramp generator
US4228462A (en) Line oscillator synchronizing circuit
KR910006488B1 (ko) 클럭시그널을 발생시키기 위한 회로배열
US5325093A (en) Analog-to-digital converter for composite video signals
JP2511917B2 (ja) 映像表示装置
EP0166428A3 (en) Time base error compensation device for video signal reproducing apparatus
ES8606763A1 (es) Un receptor de television capaz de recepcion de multiples normas.
KR890006059A (ko) 텔레비젼 수상기
KR900000125B1 (ko) 텔레비젼수상기의 동기신호 재생회로
JPS585536B2 (ja) 周期的パルス入力信号に従つて出力信号を同期させる回路配置
KR100256160B1 (ko) 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치
US5329367A (en) Horizontal blanking
US4345279A (en) Time base correction apparatus
FI104775B (fi) Tahdistettu vaakapyyhkäisy vaakataajuuden monikerroilla
KR100677202B1 (ko) 고화질 디지털 티브이의 적응형 클럭 발생장치
US4567522A (en) Line synchronizing circuit for a picture display device
JPH06276089A (ja) Pll回路
US5463475A (en) Semiconductor delay line driven by an input signal-derived reference signal
JPS6221114Y2 (ko)
SU534883A1 (ru) Устройство синхронизации генератора строчной развертки
KR910001472Y1 (ko) 영상 메모리용 클럭 발생회로
RU2215372C2 (ru) Система горизонтального отклонения
KR0137166B1 (ko) 비디오 디스플레이 장치
JPH0530449A (ja) クロツク発生方法およびその装置
JPS63158976A (ja) 垂直同期信号検出回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010803

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee