KR910005138Y1 - 더블덱크의 기능선택 제어회로 - Google Patents

Abstract

내용 없음.

Description

더블덱크의 기능선택 제어회로

제 1 도는 종래의 회로도.

제 2 도는 본 고안에 따른 기능선택 제어회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 마이컴 10, 11 : 제 1, 제 2 리프스위치

12 : R-S래치 13 : 앤드게이트

14 : 섬머 AS1-AS10 : 제 1- 제 10 아나로그스위치

PAS : 포즈스위치 FFS : 패스트포워드 스위치

PLS : 플레이스위치 STS : 스톱스위치

RES : 리와인드스위치 RECS : 레코딩스위치

본 고안은 더블 카세트 텍크(Double Cassette Deck)를 가지는 오디오 또는 비디오기기의 기능선택에 제어회로에 관한 것으로, 특히 각 기능선택 스위치가 하나로 일원화되어 두개의 덱크를 제어할수 있는 회로에 관한 것이다.

현재 오디오 또는 비디오기기에 있어서는 A, B두개의 덱크를 가지어 더빙(Dubbing)기능을 수행하는 기기로 대중화되어 가고 있다.

상기와 같이 A, B두개의 덱크가 장착되는 기기는 통상적으로 로직 더블덱크(Logic Double Deck)가 대부분 이어서 제어의 용이를 위하여 마이크로 프로세서(Microprocessor)를 내장하고 있다.

상기와 같이 마이크로 프로세서(Microprocessor : 이하 MPU라함)를 사용하여 로직더블 덱크의 기능선택(Function Seletion)신호를 발생하기 위한 종래의 회로는 제 1 도에 도시된 바와같이 A, B덱크의 각 기능선택 신호를 입력하기 위하여 다수의 입력포트를 가지는 MPU(100)와, 일측라인으로 공급되어지는 소정 로직레벨 신호와 상기 MPU(100)의 다수의 입력 포트에 각각 접속되어진 A, B덱크의 각각의 기능선택스위치(Sal-Sel)(Sa2-Sf2)로 구성되어 있다.

이때 MPU(100)의 입력포트(PAA)(PLA)(FA)(RA)(SA) 각각은 A덱크의 포즈(Pause), 플레이(Play), 패스트포워드(Fast Foward), 리와인드(Rewind), 스톱(Stop)신호 입력단자이고, 입력포트(PAB)(PLB)(FB)(RB)(SB)(REC, B) 각각은 B덱크의 포즈, 플레이, 패스트포워드, 리와인드, 스톱, 레코딩신호 입력단자이다.

또한 상기 MPU(100)의 각각의 입력포트와 소정 로직레벨의 신호라인과 직렬 접속된 다수의 기능선택 스위치(Sal-Sel)(Sa2-Sf2) 각각은 기능선택 스위칭시 "온"되어 소정 논리신호(전원전압 레벨)를 상기 MPU(100)의 기능선택신호 입력단에 입력시키는 패스(pass)를 제공하게 된다.

상기 제 1 도와 같이 구성된 회로에서 스위치(Sb1)가 "온"스위칭되면, MPU(100)의 입력포트(PLA)에는 논리 "하이"신호가 입력되며 이때 MPU(100)는 A덱크 제어신호 출력 버스(DECK DA)로 A덱크를 플레이 동작할수 있는 제어신호를 출력한다. 상기의 제어신호에 의해 A덱크가 플레이 동작하는 상태에서 스위치(Sf2)가 "온"스위칭 되어지면 B덱크를 레코딩 동작시킬수 있는 신호를 MPU(100)가 B덱크 제어신호 출력버스(DECKDB)로 출력하여 B덱크가 레코딩 모드를 수행케 한다.

그러므로 A덱크에서 재생되어지는 정보신호는 B덱크에서 녹음(화)(Recording)되어질수 있다.

그러나 상기와 같이 동작되어지는 종래의 기능선택회로는 각각의 덱크마다 별도의 기능 절환 스위치가 있어서 동작시키고저 하는 덱크의 기능선택 스위치를 동작시키어야 한다.

따라서 본 고안의 목적은 두개 덱크의 각각의 기능선택 스위치를 하나로 일원화시키어 두개의 덱크를 제어할 수 있는 기능선택 제어회로를 제공함에 있다.

본 고안의 또다른 목적은 두개의 덱크의 카세트에 삽입되는 테이프의 삽입여부를 리프스위치로 감지하여 각각의 기능선택 스위치가 하나로 일원화된 각 스위치의 스위칭 동작신호를 두개의 덱크중 일덱크의 구동 결정토록 하는 회로를 제공함에 있다.

이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.

제 2 도는 본 고안에 따른 회로도로서, A덱크, B덱크 2개덱크의 각 제어신호 입력단을 가지며 상기 각 제어신호 입력단에 소정 선택신호 입력시 해당덱크의 제어신호를 출력하는 마이크로 프로세서(Microprocessor : 이하 MPU라함)(1)과, 상기 A덱크 및 B덱크 내부에 내장되어 카세트 테이프가 삽입되어 질때 "온"스위칭 되는 제 1, 제 2 리프스위치(Leaf switch)(10)(11)과, 상기 제 1, 제 2 리프스위치(10)(11)의 각 출력라인(10b)(11b)의 스위칭신호를 세트(Set), 리세트(Reset) 단자로 입력하여 소정클럭(CLF)으로 래치 출력하는 R-S 래치(12)와, 상기 제 1, 제 2 리프스위치(10)(11)의 출력라인(10b)(11b)의 스위칭 출력신호가 액티브 "하이"일때 소정 상태의 신호를 출력하는 앤드게이트(13)와, 상기 R-S래치(12)의 세트신호 출력단자(Q)의 신호와 상기 앤드게이트(13)의 신호를 가산 출력 하는 섬모(14)와, 상기 섬머(14)의 출력을 인에이블(Enable) 신호로 입력하여 소정의 입력을 스위칭하는 홀수스위칭부의 제 1, 제 3, 제 5, 제 7, 제 9 아나로그 스위치(AS1, AS3, AS5, AS7, AS9)와, 상기 R-S래치(12)의 리세트 출력단(Q)의 신호에 의해 인에이블이 되어져 소정의 입력을 스위칭하는 짝수스위칭의 제2, 제4, 제6,제8, 제10 아날로그 스위치(AS2, AS4, AS6, AS8, AS10)와, 소정 로직레벨을 가지는 신호라인(VCCL)과 상기 제 1, 제 2 아나로그 스위치(AS1)(AS2)의 입력단에 접속되어 포즈 신호를 발생하는 포즈스위치(PAS)와, 상기 신호라인(VCCL)과 상기 제 3, 제 4 아나로그 스위치(AS3)(AS4)의 입력단에 접속되어 패스트포워드 신호를 발생하는 패스트포워드 스위치(FFS)와, 상기 신호라인(VCCL)과 제 5, 제 6 아나로그 스위치(AS5)(AS6) 입력단 사이에 접속되어 스위칭 동작에 의해 플레어 신호를 발생하는 플레이스위치(Play switch)(PL2)와, 상기 신호라인(VCCL)과 제 7, 제 8 아나로그 스위치(AS7)(AS8) 입력단 사이에 접속되어 스위칭시 스톱신호를 발생하는 스톱스위치(STS)와, 상기 신호라인(VCCL)과 제 9, 제 10 아나로그 스위치(CAS9)(CAS10) 입력단 사이에 직렬 접속되어 스위칭시 리와인드 신호를 발생하는 리와인드 스위치(RES)와, 상기 신호라인(VCCL)과 제 9, 제 10 아나로그 스위치(CAS9)(CAS10)입력단 사이에 직렬 접속되어 스위칭시 리와인드 신호를 발생하는 리와인드 스위치(RES)와, 상기 신호라인(VCCL)과 제 9, 제 10 아나로그 스위치(CAS9)(CAS10)입력단 사이에 직렬 접속되어 스위칭시 리와인드 신호를 발생하는 리와인드 스위치(RES)와, 상기 신호라인(VCCL)과 상기 MPU(1)의 B덱크 레코딩단자(RECB)에 접속되어 레코딩 신호를 발생하는 레코딩 스위치(REC, B)로 구성된다.

상기한 제 2 도의 구성중 MPU(1)의 단자 PAA, FA, PLA, SA, RA 각각(이들은 A덱크를 제어하기 위한 신호들을 입력하는 단자임)들과 상기 포즈스위치(PAS), 패스트 포워드 스위치(FFS), 플레이스위치(PLS), 스톱스위치(STS), 리와인드 스위치(RES) 각각의 사이에 접속되어 소정 인에이블 신호에 의해 스위칭되는 홀수 스위칭부의 제 1, 제 3, 제 5, 제 7, 제 9 아나로그 스위치(AS1, AS3, AS5, AS7, AS9)들은 상기 섬머(14)가 "하이"레벨의 신호를 출력시 스위칭되어 상기 스위치들의 스위칭 신호를 MPU(1)의 각 단자로 제공하는 것으로 제 1 구동 덱크 선택 회로(115)에 대응된다.

또한 상기 MPU(1)의 단자 PAB, FB, PLB, SB, RB, 각각과(이들 단자는 B덱크를 제어하기 위한 신호들을 입력하는 단자임) 상기 포드스위치(PAS), 패스트포워드 스위치(FFS), 플레이스위치(PLS), 스톱스위치(STS), 리와인드 스위치(RES), 각각의 사이에 접속되어 소정 인에이블 신호에 의해 스위칭되는 짝수 스위칭부의 제 2, 제 4, 제 6, 제 8, 제 10 아나로그 스위치(AS2, AS4, AS6, AS8, AS10)들은 상기 래치(12)의 출력단자(Q)에서 "하이"레벨의 신호를 출력시 스위칭되어 상기 스위칭들의 신호를 B덱크의 제어신호로서 MPU(1)의 각 단자에 제공하는 것으로 제 2 구동덱크 선택회로(120)에 대응된다.

그리고 상기한 제 2 도의 구성중 R-S래치(12), 앤드게이트(13), 섬머(14)로 구성된 구동덱크 결정회로(125)는 A덱크와 B덱크 각각에 카세트 테이프가 삽입되었을때 각각 "온"스위칭되는 제 1 리프스위치(10)와, 제 2 리프스위치(11)의 스위칭에 따라 세트, 리세트되어 상기 제 1 구동 덱크 선택회로(115)와 제 2 구동 덱크 선택회로(120)를 선택적으로 스위칭하고, 상기 제 1, 제 2 리프스위치(10)(11)가 동시에 "온"되었을때 제 1 구동 덱크 선택회로(115)를 우선 스위칭도록 된 것이다.

지금 상기와 같이 구성된 회로를 내장한 더블덱크 카세트기기의 A, B덱크에 카세트 테이프가 삽입되지 않으면, R-S래치(12) 및 앤드게이트(13)의 모든 출력은 인액티브인 "로우"신호를 출력하게 된다.

따라서 제 1 - 제 10 아나로그 스위치(AS1-AS10)는 모두 디스에이블(Disable)되어져 기능선택 신호는 MPU(1)에 입력될수 없는 상태로 된다.

상기와 같은 상태에서 더블덱크중 A덱크에만 카세트 테이프가 삽입되어 있으면, 제 1 리프스위치10의 라인(10a)와 (106)가 "온"스위칭되어 전원전압(VCC)에 의한 "로직"신호 "하이"를 R-S래치(12) 및 앤드게이트(13)의 일단에 입력시킨다.

이때 상기 R-S래치(12)는 소정 주기의 클럭(CLF)에 의해 세트(Set)되어 짐으로써 세트 출력단자(Q)는 "하이", 리세트신호 출력단자는 "로우"로 래치되어 각각의 출력라인(16)(17)으로 이를 출력한다. 또한 상기 제 1, 제 2 리프스위치(10)(11)의 출력라인(10b)(11b)의 신호를 입력하는 앤드게이트(13)는 "로우"의 신호를 출력라인(15)을 통해 가산기인 섬머(14)에 입력시킨다.

따라서 A덱크의 카세트에 카세트 테이프가 삽입되면, 섬머(14)의 출력만이 논리 "하이"를 라인(18)으로 출력하여 제 1 구동 덱크 선택회로(115)의 제 1, 제 3, 제 5, 제 7, 제 9 아나로그 스위치(AS1)(AS3)(AS5)(AS7)(AS9)만을 인에이블(온 스위치) 시킨다.

상기와 같이 제 1 구동덱크 선택회로(115)의 다수의 아나로그 스위치가 인에이블("온") 되어진 상태에서 포즈스위치(PAS), 패스트포워드스위치(FFS), 플레이 스위치(PLS), 스톱스위치(STS), 리와인드스위치(RES)중 하나의 스위치가 선택 스위치칭 되어지면, MPU(1)의 A덱크 기능선택회로 입력단(PAA)(FA)(PLA)(SA)(RA)중 해당하는 입력포트에 입력된다.

예를 들어 플레이스위치(PLS)가 "온"스위칭 되었다면 이는 제 5 아나로그 스위치(AS5)를 통해 MPU(1)의 A덱크 플레이기능 선택회로 입력단(PLA)에 입력된다.

이때 MPU(1)는 A덱크 구동신호 출력버스(Deck DA)로 A덱크 플레이제어 데이터를 출력하여 A덱크를 플레이 할수 있도록 출력한다.

상기와 같이 A덱크가 플레이 동작하고 있는 상태에서 즉 테이프에 기록된 정보를 재생동작 하는 상태에서 B덱크 레코딩 스위치(REC.S)가 "온"스위칭 되어지면, MPU(1)의 B덱크 레코딩 선택회로 입력단(REC.S)에 논리 "하이" 상태의 제어신호가 입력된다.

따라서 MPU(1)는 B덱크 구동신호 출력버스(DECK DB)로 B덱크 레코딩 제어데이터를 출력하여 B덱크가 레코딩모드(Mode)로 동작할 수 있게 한다.

이때 A덱크가 재생모드 동작, B덱크가 레코딩모드 동작을 수행함으로 통상적인 더블덱크 카세트 플레이어에서 이루어지는 더빙(Dubbing) 기능을 수행할수 있게된다.

만약, A덱크에 카세트 테이프가 삽입되지 않고 B덱크에 카세트 테이프가 삽입되었다면, 제 2 리프스위치(11)만이 "온"스위칭되어 소정논리를 R-S래치(12)의 리세트단자(R)와 앤드게이트(13) 타단에 입력시킨다.

상기 제 2 리프스위치(11)의 "온"스위칭 "하이"신호를 입력한 R-S래치(12)는 입력클럭(CLF)에 의해 리세트 상태가 래칭됨으로 세트, 리세트 출력단자(Q)의 출력은 "로우, 하이"신호를 각각의 출력라인(16)(17)으로 출력한다.

이때 앤드게이트(13)는 일측의 신호만이 "하이"임으로 "로우"의 신호를 출력라인(15)에 출력한다.

따라서 B덱크에만 카세트 테이프가 삽입되면, R-S래치(12)의 리세트 출력단자(Q)만이 액티브 "하이"로 되어 짐으로 제 2 구동덱크 선택회로(120)의 제 2, 제 4, 제 6, 제 8, 제 10 아나로그 스위치(AS2)(AS4)(AS6)(AS8)(AS10)의 콘트롤신호 입력단이 액티브로 되어 인에이블("온")된다.

상기와 같이 제 2 구동덱크 선택회로(120)내의 아날로그 스위치가 전체 인에이블 되어진 상태에서 플래어스위치(PLS)가 "온"스위칭되면, 이는 제 6 아나로그 스위치(AS6)를 통해 MPU(1)의 B덱크 플레이 제어신호 입력단자(PLB)에 입력된다.

상기와 B덱크의 플레이 제어신호를 입력한 MPU(1)는 B덱크 구동신호 출력버스(DECK DB)로 B덱크 플레이 제어데이터를 출력하여 플레이 동작을 수행케 한다.

한편, 두개의 덱크 A, B덱크에 모두 카세트 테이프가 삽입시에는 제 1, 2 리프스위치(10)(11)가 "온"스위칭 되어 라인(10b)(11b)로 "하이"신호가 출력된다.

따라서, R-S래치(12)는 순간적으로 출력이 모두 "로우"상태로된 후입클럭(CLF)에 의해 부정상태로 동작하지 않게되며, 앤드게이트(13)만이 논리 "하이"신호를 출력라인(15)으로 출력한다.

그러므로 A, B덱크에 카세트 테이프가 모두 삽입되면, 가산기인 섬머(14)의 출력만이 "하이"신호를 출력라인(18)으로 출력하여 전술한 바와같이 제 1 구동덱크 선택회로(115)의 제 1, 제 3, 제 5, 제 7, 제 9 아날로그 스위치(AS1)(AS3)(AS5)(AS7)(AS9)만을 인에이블 시킨다.

상기와 같이 2개의 덱크에 모두 테이프가 삽입되어진후에 임의의 기능선택키가 "온"스위칭되면 이는 MPU(1)의 A덱크 제어신호 입력단에 입력된다.

예를들면 두개의 덱크에 모두 테이프가 삽입된 상태에서 포즈선택키(PAS)가 "온"스위칭되면 이는 제 1 아나로그 스위칭(AS1)를 통해 MPU(1)의 A덱크 포즈구동회로 입력단(PAA)에 입력된다.

따라서 MPU(1)는 A덱크 구동신호 출력버스(DECK DA)로 A덱크 포즈 구동제어 데이터를 출력한다.

상술한 바와같이 본 고안은 두개의 덱크 구동제어키를 하나의 덱크제어키로 일원화하고 이를 덱크의 카세트 삽입여부에 따라 덱크를 구동함으로써 더블덱크의 기능선택 제어회로 원가를 감소시킬수 있는 동시에 테이프가 없을때 모터의 오류동작을 제거할수 있는 이점이 있다.

Claims (2)

1. A, B두개의 덱크의 각 기능 구동선택 제어 입력단을 가지어 상기 제어 입력단의 입력에 따라 해당 덱크의 구동제어 데이터를 출력하는 마이크로 프로세서(1)를 사용하는 더블덱크 기능선택 제어회로에 있어서, 소정 로직레벨을 가지는 전원라인(VCCL)에 일측이 접속되어 스위칭시 소정상태의 덱크 기능선택을 위한 신호를 스위칭 하는 다수의 기능선택 스위치와, 상기 다수의 기능선택 스위치의 각 출력단과 상기 마이크로 프로세서(1)의 A덱크의 각 기능 구동선택 입력단 사이에 각각 접속되어 있으며 소정상태의 덱크구동 결정신호의 입력에 스위칭되어 상기 출력단과 입력단을 접속하는 제 1 구동 덱크 선택회로(115)와, 상기 다수의 기능선택 스위치의 각 출력단과 상기 마이크로 프로세서(1)의 B덱크의 각 기능 구동선택 입력단자 사이에 각각 접속되어 있으며 소정상태의 덱크 구동 결정신호의 입력에 스위칭되어 상기 출력단과 입력단을 접속하는 제 2 구동 덱크 선택회로(120)와, 상기 A, B덱크의 각 내부에 장착되어 카세트가 삽입되어질때 스위칭되어 소정상태의 온리신호를 출력하는 제 1, 제 2 리프스위치(10)(11)와, 상기 제 1, 제 2 리프스위치(10)(11)의 출력 논리에 따라 상기 제 1 구동덱크 선택회로(115) 및 제 2 구동 덱크 선택회로(120)에 덱크 구동신호를 선택적으로 출력하는 구동 덱크 결정선택 회로(125)로 구성됨을 특징으로 하는 더블 덱크 기능 선택 제어 회로.
2. 제 1 항에 있어서, 구동 덱크 결정선택회로(125)이 상기 제 1, 2 리프스위치(10)(11)의 각 출력라인(10b)(11b) 세트(Set), 리세트(Reset) 단자가 접속되어 있으며, 리세트 단자로 신호 입력시 리세트되어 리세트신호를 상기 제 2 구동 덱크 선택회로(120)의 덱크 구동 결정 신호를 제공하는 R-S래치(12)와, 상기 제 1, 제 2 리프스위치(10)(11)의 출력라인(10b)(11b)의 스위칭 출력신호를 논리곱하여 상기 A, B덱크에 카세트 테이프가 삽입되었는가를 나타내는 신호를 출력하는 앤드게이트(13)와, 상기 R-S래치(12)로 부터 출력되는 세트신호와 상기 앤드게이트(13)의 신호를 가산하여 상기 제 1 구동덱크 선택회로(115)에 덱크 구동 결정 신호를 제공하는 섬머(14)로 구성됨을 특징으로 하는 더블덱의 기능선택 제어회로.