KR910000377Y1 - 레벨 메타의 신호레벨 조정회로 - Google Patents
레벨 메타의 신호레벨 조정회로 Download PDFInfo
- Publication number
- KR910000377Y1 KR910000377Y1 KR2019880013397U KR880013397U KR910000377Y1 KR 910000377 Y1 KR910000377 Y1 KR 910000377Y1 KR 2019880013397 U KR2019880013397 U KR 2019880013397U KR 880013397 U KR880013397 U KR 880013397U KR 910000377 Y1 KR910000377 Y1 KR 910000377Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input
- level
- voice signal
- terminal
- Prior art date
Links
- 239000000872 buffer Substances 0.000 claims description 9
- 230000003139 buffering effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 10
- 230000005236 sound signal Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
- H03G7/004—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers using continuously variable impedance devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 회로도.
제2도는 본 고안에 따른 회로도.
제3도는 제2도에 따른 동작파형도.
* 도면의 주요부분에 대한 부호의 설명
20 : 음성신호증폭부 30 : 제1정류부
40 : 제2정류부 50 : 버퍼 및 신호레벨조정부
본 고안은 오디오시스템에 있어서 레벨메타의 신호레벨 조정회로에 관한 것으로, 특히 불안정한 소정 채널의 음성신호를 안정하게 정류하여 출력할 수 있는 레벨베타의 신호레벨 조정회로에 관한 것이다.
종래의 레벨메타의 신호레벨 조정회로는 제1도에 도시한 바와 같이 캐피시터(2), 저항(3-8), 가변저항(9), 트랜지스터(10,11), 캐피시터(12,13)로 구성되어 있다.
제1도를 참조하여 종래의 레벨메타 신호 조정회로에 대해 간략히 설명한다.
소정채널신호 입력단자(1)을 통해 입력하는 소정 채널의 음성신호가 결합 캐피시터(2) 및 분압저항(3,4)를 통해 버퍼 트랜지스터(10)의 베이스단자로 입력하면 상기 버퍼 트랜지스터(10)는 저항(5)를 통해 컬렉터 단자로 입력하는 제1전원(Vcc)에 의해 페이스로 입력된 소정 채널의 레벨신호를 컬렉터단자로 반전 증폭한다.
상기 트랜지스터(10)에 의해 반전증폭된 소정 채널의 음성신호는 결합캐피시터(12)를 통해 트랜지스터(11)의 베이스단자로 입력한다.
그리고 상기 트랜지스터(11)은 페이스단자로 입력한 소정 채널의 음성신호를 저항(8)을 통해 컬렉터단자로 입력한 소정의 제2전원(VB)에 의해 완충 증폭한 후 캐피시터(13)을 통해 가변저항(9)로 입력한다. 이에 따라 상기 가변저항(9)에 의해 레벨이 조정된 소정 채널의 음성신호는 출력단자(15)를 통해 소정의 레벨메타로 입력한다.
그러나 이와 같은 종래의 회로는 인가된 음성신호가 불안하거나 불규칙적일 경우 이러한 신호를 보정하여 올바른 신호로 만들어 줄 수 있는 기능이 없으므로 레벨메타의 동작이 불안정한 문제점이 있어 왔다.
따라서 본 고안의 목적은 소정 채널의 음성신호를 정류한 후 증폭하므로 불안정한 음성신호 입력시에도 안정된 음성신호를 얻을 수 있는 레벨메타의 신호레벨 조정회로를 제공함에 있다.
이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.
연산증폭기(21), 저항(22,23)으로 구성되어 입력단자(90)을 통해 입력한 소정 채널의 음성신호를 소정의 제1전원(Vcc)과 비교증폭하는 음성신호증폭부(20)와, 연산증폭기(31), 저항(32,33), 다이오드(34)로 구성되어 상기 음성신호증폭부(20)의 출력신호를 상기 제1전원(Vcc)와 비교하여 정(+)구간 반파 정류하는 제1정류부(30)와, 연산증폭기(41), 저항(42-45), 다이오드(46)로 구성되어 상기 음성신호증폭부(20)의 출력신호를 상기 제1전원(Vcc)과 비교하여 부(-)구간 반파 정류하는 제2정류부(40)와, 트랜지스터(51), 저항(52-55), 가변저항(56), 다이오드(57), 캐피시터(58,59)로 구성되어 상기 제1정류부(30)와 제2정류부(40)의 출력신호를 입력한후 버퍼링 및 신호레벨을 조정하여 출력단자(91)을 통해 소정 채널의 레벨메타로 출력하는 버퍼 및 신호레벨조정부(50)로 구성한다.
미설명부호(61)(63)은 바이어스 저항이며, 미설명부호(62)는 결함 캐패시터이다.
제3도는 제2도에 따른 동작파형도로서 (a)는 입력단자(90)을 통한 음성신호의 파형이며, (b)는 다이오드(34)의 출력파형이고, (c)는 다이오드(46)의 출력파형이며, (d)는 캐피시터(58)의 입력파형이다.
이하 본 고안을 제2도 및 제3도를 참조하여 상세히 설명한다.
입력단자(30)을 통한 제3a도와 같은 소정 채널의 음성신호가 연산증폭기(21)의 비반전단자(+)로 입력하고 저항(61), 결합캐패시터(62) 및 저항(23)을 통한 제1전원(Vcc)이 상기 연산증폭기(21)의 반전단자(-) 및 피드백 저항(22)으로 입력하므로 상기 연산증폭기(21)는 음성신호를 증폭하여 연산증폭기(31)의 비반전단자(+) 및 저항(47)의 한 측단으로 입력한다.
한편 소정의 제1전원(Vcc)은 저항(32)을 통해 상기 연산증폭기(31)의 반전단자(-)로 접속하는 동시에 저항(33)의 한측단과 접속한다. 또한 상기 연산증폭기(31)의 출력단은 다이오드(34)를 통해 상기 저항(33)의 다른 측단과 접속하므로 상기 연산증폭기(31), 저항(32,33), 다이오드(34)는 통상적인 반파정류기의 구조이다. 이에 따라 상기 연산증폭기(31) 및 다이오드(34)를 통한 음성신호는 제3b도와 같이(0-π)까지 반파정류된후 제1노드(60)로 입력한다. 그리고 상기 저항(47)의 다른 측단은 연산증폭기(41)의 반전단자(-)를 접속하고 상기 연산증폭기(41)의 비반전단자(+)는 저항(45)을 통해 상기 제1전원전압(Vcc)을 접속한다. 또한 상기 연산증폭기(41)의 출력단은 다이오드(46) 및 저항(44)을 통해 상기 연산증폭기(41)의 반전단자(-)를 접속하는 동시에 상기 다이오드(46), 저항(43) 및 (42)을 통해 상기 연산증폭기(41)의 비반전단자(+)를 접속하므로 상기 연산증폭기(41), 저항(42,43,44,45), 다이오드(46)은 통상적인 반파 정류기의 구조이다. 그러므로 상기 연산증폭기(41) 및 다이오드(46)을 통한 음성신호는 제3c도와 같이(π-2π)까지 반파 정류된 후 제1노드(60)로 입력한다. 이에 따라 상기 제1노드(60)에 입력된 음성신호는 제3d도와 같이 전파 정류된 후 캐패시터(58) 및 바이어스 저항(53,54)를 통해 버퍼 트랜지스터(51)의 베이스 단자로 입력한다.
이에 따라 상기 버퍼 트랜지스터(51)은 저항(52)을 통해 컬렉터단자로 입력하는 제2전원(VDD)에 의해 베이스 단자로 입력한 음성신호를 완충 증폭한 후 에미터 단자를 통해 가변저항(56)으로 입력한다. 그리고 상기 가변저항(56)은 입력음성신호의 레벨을 조정한 후 출력단자(91)을 통해 소정 채널의 레벨메타로 출력한다.
여기서 본 고안의 설명은 소정 채널의 회로만 설명했으나 실제로 또다른 소정 채널의 똑같은 회로가 필요하다.
상술한 바와 같이 본 고안은 소정 채널의 음성신호를 정류한 후 증폭하므로 불안정한 음성신호 입력시에도 안정된 음성신호를 얻을 수 있는 잇점이 있다.
Claims (1)
- 레벨메타의 신호레벨 조정회로에 있어서 입력단자(90)을 통해 입력하는 소정 채널의 음성신호를 소정의 제1전원(Vcc)과 비교 증폭하는 음성신호증폭부(20)와, 상기 음성신호증폭부(20)의 출력신호를 상기 제1전원(Vcc)과 비교하여 정(+)구간 반파 정류하는 제1정류수단과, 상기 음성신호증폭부(20)의 출력신호를 상기 제1전원(Vcc)와 비교하여 부(-)구간 반파정류하는 제2정류수단과, 상기 제1정류수단과 제2정류수단의 출력신호룰 입력한 후 버퍼링 및 신호레벨을 조정하여 출력단자(91)을 통해 소정 채널의 레벨메타로 출력하는 버퍼 및 신호레벨 조정부(50)로 구성됨을 특징으로 하는 레벨메타의 신호레벨조정회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880013397U KR910000377Y1 (ko) | 1988-08-17 | 1988-08-17 | 레벨 메타의 신호레벨 조정회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880013397U KR910000377Y1 (ko) | 1988-08-17 | 1988-08-17 | 레벨 메타의 신호레벨 조정회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900005818U KR900005818U (ko) | 1990-03-09 |
KR910000377Y1 true KR910000377Y1 (ko) | 1991-01-18 |
Family
ID=19278477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019880013397U KR910000377Y1 (ko) | 1988-08-17 | 1988-08-17 | 레벨 메타의 신호레벨 조정회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910000377Y1 (ko) |
-
1988
- 1988-08-17 KR KR2019880013397U patent/KR910000377Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900005818U (ko) | 1990-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5724003A (en) | Methods and apparatus for signal amplitude control systems | |
US6952005B2 (en) | Optical receiver circuit | |
JP3203363B2 (ja) | ピーク検出器 | |
US5012139A (en) | Full wave rectifier/averaging circuit | |
KR100196089B1 (ko) | 오디오 장치의 마지막 단의 출력왜곡을 감지하기 위한 회로 | |
KR910000377Y1 (ko) | 레벨 메타의 신호레벨 조정회로 | |
US5349521A (en) | Full wave rectifier using a current mirror bridge | |
EP0921635A1 (en) | Power amplifier device | |
KR920017380A (ko) | Dc 바이어스 제어 회로 | |
US4506169A (en) | Peak amplitude detector | |
US3548291A (en) | Voltage regulator with a low input impedance and improved feedback gain characteristics | |
JPH0228104B2 (ko) | ||
JP2605904B2 (ja) | 送信電力制御回路 | |
US20020085401A1 (en) | Mosfet rectifier circuit with operational amplifier feedback | |
JP2549674Y2 (ja) | Aft回路 | |
JPS61186035A (ja) | 歪補償回路 | |
KR900004853Y1 (ko) | 오디오 기기의 과입력 검출회로 | |
JPS58200614A (ja) | Agc回路 | |
JPH02141018A (ja) | デューテイ自動調整クロツク発生回路 | |
KR900004793Y1 (ko) | 증폭기의 연속과출력방지 및 하울링 방지회로 | |
JPS6118644U (ja) | 送信出力制御回路 | |
JPS62206920A (ja) | 信号検出回路 | |
JPH08172332A (ja) | Agc回路 | |
JPS6112120U (ja) | 直流安定化電源 | |
JPS61100013A (ja) | 自動利得制御増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |