JPH08172332A - Agc回路 - Google Patents

Agc回路

Info

Publication number
JPH08172332A
JPH08172332A JP31717294A JP31717294A JPH08172332A JP H08172332 A JPH08172332 A JP H08172332A JP 31717294 A JP31717294 A JP 31717294A JP 31717294 A JP31717294 A JP 31717294A JP H08172332 A JPH08172332 A JP H08172332A
Authority
JP
Japan
Prior art keywords
amplitude
circuit
signal
gain
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31717294A
Other languages
English (en)
Inventor
Masayoshi Morita
賢義 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP31717294A priority Critical patent/JPH08172332A/ja
Publication of JPH08172332A publication Critical patent/JPH08172332A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 光信号受信部で、入力する光信号を電気信号
に変換した後も、光入力信号の振幅変動がそのまま振幅
変動となって表れる電気信号の振幅を一定値に変換する
AGC回路において、回路規模や消費電力を小さく、か
つ、出力回路の回路動作をより安定するAGC回路を提
供することを目的とする。 【構成】 AGC回路を可変利得手段と振幅検出手段と
利得制御手段とを有する構成とし、振幅変動を伴って入
力する電気入力信号を可変利得手段において、利得制御
手段からの振幅制御信号による制御で可変増巾し、その
出力信号の振幅値を振幅検出手段で検出し、利得制御手
段において振幅値に対する振幅制御信号を生成して可変
利得手段にフィードバックし、可変利得手段の利得を制
御することで、振幅変動のある入力信号を一定振幅に変
換して出力するように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、光通信の光信号受信器
において、入力した光信号を電気信号へ変換した後の信
号の振幅を一定にする自動利得制御回路に関する。
【0002】光受信回路のAGC増幅回路は受信する光
信号の入力レベルが変動するにも係わらず、常に一定振
幅の電気信号出力を光受信回路の電気信号出力部から送
出するように、電気信号出力部を制御できるようにする
ことが望まれている。
【0003】
【従来の技術】図8に従来技術のAGC回路の構成例を
示す。光信号受信部では振幅変動を伴って入力した光信
号を電気信号に変換するが、変換された電気信号には光
入力信号の振幅変動がそのまま振幅変動となって出力
し、本回路の可変利得増幅器AMP10に入力する。
【0004】本回路の可変利得増幅器AMP10に入力
する電気信号は、アース電位に対して“H”,“L”に
変化する概略矩形波の信号であるが、入力信号のH側レ
ベルに対しては、可変利得増巾器AMP10で増巾され
たピーク値から電池E11の電圧分(基準電圧)だけを
引いた電圧を、“L”側レベルとコンパレータCMP1
1で比較増幅する。
【0005】例えば、コンパレータCMP11の入力側
の比較において、入力電圧が電池E 11の基準電圧より高
い場合は、+側が−側より高くなり、コンパレータCM
P11の出力電圧値は+になる。そして、その出力電圧
値をダイオードD11でピーク検出して直流化し、増巾
器AMP11 において基準電圧ref11と比較する。こ
こで、コンパレータCMP11側の出力値が高いと、A
MP11の出力から“L”レベルが出力し、その出力を
可変利得増幅器AMP10にAGCフィードバックす
る。その結果、可変利得増巾器AMP10は利得を低下
するように作動する。この動作を繰り返して可変利得増
幅器AMP10の出力は所定の“H”のレベルとなり、
振幅が一定値となって安定する。
【0006】また、“L”レベルに対しては“H”レベ
ルと同様に、そのピーク値をコンパレータCMP12で
増幅し、コンパレータCMP12の出力値をダイオード
D12でピーク検出する。そして、増巾器AMP12に
おいて、ダイオードD12でピーク検出したコンパレー
タCPM12の出力値と、基準電圧ref12とを比較
し、その出力をDCフィードバックし、可変利得増幅器
AMP10を制御することで入力信号の振幅を一定に制
御していた。
【0007】
【発明が解決しようとする課題】しかしながら、図8に
示す従来技術の場合、回路規模が大きく、比例して消費
電力も大きくなり、また、出力回路として可変利得増幅
器AMP10を用いると、差動トランジスタ出力のQと
その補数である出力のXQを比較してフィードバックを
掛けているので、図示しない差動トランジスタを構成す
る差動対トランジスタの製造上のオフセット電圧のばら
つきがあると、差動トランジスタ出力のQとその補数で
ある出力のXQとが違って来るため回路動作が安定しな
いといった問題があった。
【0008】本発明は、係る問題を解決するもので、光
信号受信部で、入力する光信号を電気信号に変換した後
も、光入力信号の振幅変動がそのまま振幅変動となって
表れる電気信号の振幅を一定値に変換するAGC回路に
おいて、回路規模や消費電力を小さく、かつ、出力回路
の回路動作をより安定するAGC回路を提供することを
目的とする。
【0009】
【課題を解決するための手段】図1は本発明の原理構成
図である。本発明は、振幅変動を伴って入力する入力信
号の該振幅を一定値に変換して出力するAGC回路であ
って、該AGC回路を、入力する振幅制御信号を用いて
制御して増巾する該入力信号の振幅を一定にして出力す
る可変利得手段と、該出力信号の振幅を検出して振幅情
報信号を送出する該振幅検出手段と、該検出情報信号を
入力して該可変利得手段への振幅制御信号を生成して送
出する前記利得制御手段とで構成することにより、振幅
変動のある前記入力信号を一定振幅値に変換して出力す
ることができ、目的を達成できる。
【0010】ここで、前記可変利得手段としてゲインコ
ントロールトランジスタを有する可変利得回路を用い、
前記振幅検出手段としてピーク検出回路を用い、また前
記利得制御手段として利得制御回路を用いて構成する。
【0011】そして、該可変利得回路の出力信号のピー
ク値を該ピーク検出回路で検出し、該利得制御回路によ
り該ピーク値に対応する制御電圧を該可変利得回路の前
記ゲインコントロールトランジスタにフィードバック
し、該可変利得回路の利得を制御することで、振幅変動
のある前記入力信号を一定振幅値に変換して出力するよ
うにする。
【0012】また、前記ゲインコントロールトランジス
タの代わりに電流源トランジスタを有する可変利得回路
を用い、該可変利得回路の出力信号のピーク値を前記ピ
ーク検出回路で検出し、前記利得制御回路により該ピー
ク値に対する制御電圧を該可変利得回路の該電流源トラ
ンジスタにフィードバックし、該可変利得回路の利得を
制御することで、振幅変動のある前記入力信号を一定振
幅値に変換して出力するようにしてもよい。
【0013】また、前記AGC回路を構成する前記可変
利得手段として容量結合部と可変減衰器を用い、前記振
幅検出手段として前記ピーク検出回路を用い、また前記
利得制御手段として前記利得制御回路を用いて構成す
る。
【0014】そして、前記入力信号のピーク値を該ピー
ク検出回路で検出し、該利得制御回路により該ピーク値
に対する制御電圧を該可変減衰器にフィードバックし、
該可変減衰器の減衰率を制御するようにしても目的を達
成できる。
【0015】また、前記利得制御回路の代わりにAMP
を用いた構成としてもよい。さらに、前記ピーク検出回
路の代わりにボトム検出回路を用いた構成としてもよ
く、また、前記ピーク検出回路の代わりに振幅値検出回
路を用いた構成としても目的を達成できる。
【0016】
【作用】本発明は、振幅変動を伴って入力する入力信号
の振幅を一定値に変換して出力するAGC回路として、
入力する振幅制御信号を用いて制御して可変増巾し、変
動する入力信号の振幅を一定にして出力する可変利得手
段と、出力信号の振幅を検出して振幅情報信号を送出す
る振幅検出手段と、検出情報信号を入力して可変利得手
段への振幅制御信号を生成して送出する利得制御手段と
で構成したので、振幅変動のある入力信号が可変利得手
段に入力した場合、可変利得手段が増巾出力する出力信
号の振幅を振幅検出手段が検出して振幅値に対応する振
幅情報信号を生成して送出すると、利得制御手段はその
振幅情報信号を入力して、可変利得手段の出力信号が所
定の振幅になるような可変利得手段へフィードバックす
る振幅制御信号、例えば、入力信号の振幅が小さくなれ
ば、振幅検出手段が検出する振幅情報信号も小さくなる
ので、可変利得手段の利得を所定値まで大きくさせるよ
うな制御信号を生成して可変利得手段にフィードバック
する。
【0017】その結果、可変利得手段は振幅変動のある
入力信号が入力しても常に所定の振幅値の出力信号に増
巾して出力することができる。より具体的には、可変利
得手段としてゲインコントロールトランジスタを有する
可変利得回路を用い、振幅検出手段としてピーク検出回
路を用い、また利得制御手段として利得制御回路を用い
て構成することにより、可変利得回路の出力信号のピー
ク値をピーク検出回路で検出する。そして、利得制御回
路によりピーク値に対する制御電圧を生成して可変利得
回路のゲインコントロールトランジスタにフィードバッ
クことにより、可変利得回路の利得を制御することがで
きるので、可変利得回路は振幅変動のある入力信号を一
定振幅値に変換して出力することができる。
【0018】また、ここで、ゲインコントロールトラン
ジスタを有する可変利得回路の代わりに電流源トランジ
スタを有する可変利得回路を用いた場合には、可変利得
回路の出力信号のピーク値をピーク検出回路で検出し、
利得制御回路によりピーク値に対する制御電圧を可変利
得回路の電流源トランジスタにフィードバックすること
により、電流源トランジスタに流れる電流を変化させ
て、可変利得回路の利得を制御することができるので、
可変利得回路に入力する振幅変動のある入力信号を一定
振幅値に変換して出力することができる。
【0019】また、ここで可変利得手段として容量結合
部と可変減衰器を用い、振幅検出手段としてピーク検出
回路を用い、また利得制御手段として、利得制御回路を
用いて構成した場合には、ピーク検出回路からの検出ピ
ーク値に対応した制御電圧を利得制御回路からフィード
バックすることにより可変減衰器の減衰率を制御して可
変減衰器の出力振幅を一定にすることができる。
【0020】また、利得制御回路の代わりにAMPを用
いた構成とした場合の構成においては、ピーク検出回路
からの検出ピーク値に対応した制御電圧をAMPで生成
することができるので、可変利得回路から一定の振幅を
持つ出力信号を得ることができる。
【0021】さらに、ピーク検出回路の代わりにボトム
検出回路を用いた構成とした場合には、ボトム検出回路
で検出したボトム電位に対応した振幅制御信号を利得制
御回路で生成することができるので、可変利得回路を制
御して可変利得回路から一定の振幅を持つ出力信号を得
ることができる。
【0022】また、前記ピーク検出回路の代わりに振幅
値検出回路を用いた構成とした場合にも、振幅値検出回
路で検出した振幅値に対応した振幅制御信号を利得制御
回路で生成することができるので、可変利得回路を制御
して可変利得回路から一定の振幅を持つ出力信号を得る
ことができる。
【0023】
【実施例】図2〜図7を用いて実施例について説明す
る。図2〜図7は、それぞれ本発明の第1から第6の実
施例を示す図である。
【0024】図中、AMP1〜4は増幅器、C1〜4は
コンデンサ、CPU1〜3は利得制御回路、D1〜2は
ダイオード、R1〜9は抵抗、TR1,TR2,TR4
は電界効果トランジスタ(以下、FETと称する)、T
R3はMOSトランジスタである。
【0025】先ず、図2に示す本発明の第1の実施例に
ついて、図2を用いて説明する。概略を述べると、入力
信号を可変利得回路で増幅し、次段のピーク検出回路で
その振幅を検出する。その振幅値を利得制御回路によ
り、可変利得回路の出力信号を一定の振幅に制御する電
圧として適性値な電圧に変換して可変利得回路にフィー
ドバックする。
【0026】例えば、入力信号の振幅が大きくなると、
可変利得回路の出力信号振幅も大きくなるが、振幅検出
回路・利得制御回路により可変利得回路の利得が小さく
なるように、利得制御回路より制御電圧を可変利得回路
にフィードバックし、可変利得回路を制御する。
【0027】また、入力信号の振幅が小さくなると、可
変利得回路の出力信号振幅も小さくなるが、可変利得回
路の利得が大きくなるように、利得制御回路より制御電
圧を可変利得回路にフィードバックし、可変利得回路を
制御する。このようにして、常に一定振幅の出力信号に
収斂する。
【0028】本実施例は、従来のAGC回路のように、
差動出力Q・XQを比較してフィードバックをかけるよ
うな構成でないので、可変利得回路の各差動トランジス
タのオフセット電圧のばらつきには殆ど影響しない。従
って、本発明の実施例の回路は従来のAGC回路に比べ
て安定した動作を行うので、安定した出力電圧を得るこ
とができる。
【0029】本発明の回路をより具体的に説明する。入
力信号を、可変利得回路を構成する入力トランジスタT
R2で増幅する。そして、その出力信号を、次段のピー
ク検出回路を構成する増巾器AMP1で増巾し出力す
る。その出力電圧値のピーク値をダイオードD1でピー
ク検出する。そして、利得制御回路CPU1 により、入
力信号のピーク値に対応して可変利得回路を構成するゲ
インコントロールトランジスタ(以下、GCトランジス
タと称する)TR1を理想的に制御できるように、ピー
ク検出回路からのピーク値を適当な電圧値に変換する。
そして、その出力電圧値を、可変利得回路のGCトラン
ジスタTR1のゲートに入力する。
【0030】ここで、利得制御回路CPU1 はディジタ
ル値動作であるが、ダイオードD1で検出したピーク値
はアナログ値であるため、利得制御回路の入力回路でA
/D変換し、また、可変利得回路のGCトランジスタT
R1もアナログ値動作であるため、利得制御回路CPU
1 でGCトランジスタTR1を理想的に制御できるよう
に変換するディジタル電圧値を元のアナログ値にD/A
変換する。
【0031】GCトランジスタTR1は、可変利得回路
の信号入力トランジスタTR2のドレインに接続されて
いる。そして、利得制御回路CPU1 からの制御電圧に
より、ゲート電圧が制御されるので、GCトランジスタ
TR1の内部抵抗が変化し、入力トランジスタTR2の
利得を変化する。
【0032】これを、可変利得回路を構成する素子の各
定数で示すと、次にようになる。FETの利得AVは、
入力電圧の変化分,ドレイン電圧の変化分,ソース電圧
の変化分をそれぞれΔVg,ΔVp,ΔVs、ドレイン
抵抗,ソース抵抗,FETの出力インピーダンスをそれ
ぞれRd,Rs,rs、また、ドレイン電流,ソース電
流をΔId,ΔIsとし、かつ、FETの特性より、Δ
Vg=ΔVs,ΔId=ΔIsとすると、以下の式で示
される。
【0033】
【数1】
【0034】この可変利得回路は、GCトランジスタT
R1の内部抵抗を入力トランジスタTR2の可変ドレイ
ン抵抗とし、ピーク値に対応する適性値によりゲGCト
ランジスタTR1の内部抵抗を制御して、式1における
ドレイン抵抗Rdを制御することで入力トランジスタT
R2の利得を制御し、一定の出力振幅を得るようにした
ものである。
【0035】例えば、大きな振幅の信号が入力したとき
には、ピーク検出回路と利得制御回路によりゲインコン
トロールトランジスタTR1のゲート電圧を制御し、ゲ
インコントロールトランジスタTR1の内部抵抗を下げ
て、入力トランジスタTR2の利得を低下させる。
【0036】逆に、小さい振幅の信号が入力したときに
は、GCトランジスタTR1の内部抵抗を上げて、入力
トランジスタTR2の利得を増加させる。しかしなが
ら、GCトランジスタTR1の内部抵抗が変化するた
め、入力信号の振幅変動により可変利得回路の出力直流
電位も変動してしまうので、図2に示すように可変利得
回路の出力をコンデンサC1による容量結合、及び抵抗
R2,R3による抵抗分割をすることにより、可変利得
回路の出力直流電位を一定値に設定して使用する。
【0037】以上のように、本発明の実施例は入力信号
のピーク値を変換した制御電圧を初段の可変利得回路の
GCトランジスタTR1にフィードバックすることによ
り、可変利得回路の入力トランジスタTR2から一定の
振幅の信号を出力することができる。
【0038】なお、図示しないが、可変利得回路を差動
対トランジスタ構成としてもよいことはいうまでもな
い。次に図3を用いて第2の実施例について説明する。
【0039】第2の実施例は、FETで構成する入力段
の可変利得回路の出力をピーク検出回路と利得制御回路
を通して可変利得回路を構成する電流源トランジスタに
フィードバックし、可変利得回路の利得を制御するよう
に構成したものである。
【0040】入力信号を可変利得回路の入力トランジス
タTR2で増幅し、次段のピーク検出回路でそのピーク
値をピーク検出する。そのピーク値を第1の実施例と同
様に利得制御回路により適性値に変換し、可変利得回路
のMOSトランジスタである電流源トランジスタTR3
のゲートに入力する。
【0041】利得制御回路は、可変利得回路の電流源ト
ランジスタTR3を理想的に制御できるよう、ピーク検
出回路でピーク検出して入力したピーク電圧値を適当な
値に変換する。
【0042】ここで、W,L,C,μをそれぞれMOS
トランジスタのチャネル幅,チャネル長,酸化膜容量,
電子の移動度、rsを信号入力トランジスタの内部ソー
ス抵抗とすると、MOSトランジスタの電流Idによる
利得変化は以下の式で示される。
【0043】
【数2】
【0044】式2よりMOSトランジスタに流れる電流
Idを変化させることにより、可変利得回路の利得を可
変することができる。この第2の実施例に示すAGC回
路は、電流源MOSトランジスタTR3のゲートを利得
制御回路により、入力信号のピーク値に対応した制御電
圧で、式2におけるトランジスタTR3の電流Idを制
御することにより、入力トランジスタTR2の利得を制
御し、一定の出力振幅を得るようにしたものである。
【0045】例えば、大きな振幅の信号が入力したとき
には、ピーク検出回路と利得制御回路によりトランジス
タTR3のIdを減らし、入力トランジスタTR2の利
得を下げる。
【0046】逆に、小さい振幅の信号が入力したときに
は、ピーク検出回路と利得制御回路によりトランジスタ
TR3のIdを増加させ、入力トランジスタTR2の利
得を上げる。
【0047】次に、図4を用いて第3の実施例を説明す
る。第3の実施例は、第1の実施例における可変利得回
路の代わりに、P−chとN−chのFETでインピー
ダンス分割して構成した可変減衰器を用い、この可変減
衰器をピーク検出回路と利得制御回路により制御し、振
幅レベル変動のある入力信号を一定の振幅に変換するよ
うにしたものである。
【0048】入力信号をコンデンサC1の容量結合を通
して、FETであるトランジスタTR2,TR3のイン
ピーダンス分割部に接続することにより、任意の一定し
た直流電位を与えることができ、かつ、信号振幅を一定
にすることができる。
【0049】その際の入力信号の減衰率は、ΔVin,
ΔVoutをそれぞれ入力信号振幅,出力信号振幅と
し、Ro,Riをそれぞれ入力信号源の出力インピーダ
ンス,FETのインピーダンス分割部における合成イン
ピーダンスとすると、次式で表される。
【0050】
【数3】
【0051】ピーク検出回路は、FETのインピーダン
ス分割により、減衰した信号のピーク値を捕らえ、次段
の利得制御回路に出力する。利得制御回路は入力したピ
ーク値に対して可変減衰器の合成インピーダンスを制御
する適性値を可変減衰器を構成する各FETに出力す
る。その適性値は、可変減衰器の出力信号の直流電位を
変化させずに入力信号を一定の振幅に減衰させる値であ
って、予め利得制御回路のメモリに書き込んでおく。
【0052】このAGC回路は、可変減衰器を構成する
各FETのゲートを、利得制御回路によりピーク値に対
応した制御電圧で、式3におけるFETのインピーダン
ス分割部における合成インピーダンスRiを制御し、可
変減衰器の減衰率を制御して一定の出力振幅を得るもの
である。
【0053】例えば、大きな振幅の信号が入力したとき
には、ピーク検出回路と利得制御回路によりFETに流
れる電流Idを減らし、可変減衰器に入力する入力信号
の振幅の減衰を大きくするように作用する。
【0054】逆に、小さい振幅の信号が入力したときに
は、ピーク検出回路と利得制御回路によりFETに流れ
る電流Idを増加させ、入力信号の振幅の減衰を小さく
するように作用する。
【0055】次に、図5を用いて第4の実施例を説明す
る。第4の実施例は、上述した第1の実施例,第2の実
施例におけるCPU部を反転AMPに置き換えた構成で
あり、やや処理速度を遅くなるが、より低いコストで同
様の機能を持つ回路を実現したものである。
【0056】回路動作は、ピーク検出回路でピーク検出
した電位を次段のAMPで適性電圧値に変換し、可変利
得回路にその適性電圧値をフィードバックし、入力トラ
ンジスタTR2の出力から一定の振幅の信号を出力する
ようにしたものである。
【0057】例えば、大きな振幅の信号が入力したとき
には、ピーク検出回路の出力電圧値は高くなるが、次の
反転増巾器AMP2により出力電圧値は下げられ、従っ
てGCトランジスタTR1のゲートの制御電圧が下がる
ので、GCトランジスタTR1の内部抵抗が下り、入力
トランジスタTR2の利得が下るように作用する。
【0058】なお、図示しないが、第3の実施例におけ
る利得制御回路をAMPに置き換えた構成でしても同様
の効果があることはいうまでもない。次に、図6を用い
て第5の実施例を説明する。
【0059】第5の実施例は、上述した第1の実施例,
第2の実施例,第4の実施例におけるピーク検出回路を
ボトム検出回路に置き換えた構成であり、より低いコス
トで同様の機能を持つ回路を実現したものである。
【0060】回路動作は、ピーク検出回路の代わりにボ
トム検出回路でボトム検出した電位を次段の利得制御回
路で適性値に変換し、可変利得回路にフィードバック
し、一定の振幅の信号を出力するようにしたものであ
る。
【0061】なお、図示しないが、第3の実施例におけ
るピーク検出回路をボトム検出回路に置き換えた構成で
しても同様の効果があることはいうまでもない。次に、
図7を用いて第6の実施例を説明する。
【0062】第6の実施例は、上述した第1の実施例,
第2の実施例,第4の実施例におけるピーク検出回路を
振幅値検出回路に置き換えた構成であり、より低いコス
トで同様の機能を持つ回路を実現したものである。
【0063】回路動作は、ピーク検出回路の代わりに振
幅値検出回路で振幅値を検出した電位を次段の利得制御
回路で適性電圧値に変換し、この適性電圧値を可変利得
回路にフィードバックし、可変利得回路が一定の振幅の
信号を出力するようにしたものである。
【0064】なお、図示しないが、第3の実施例におけ
るピーク検出回路を振幅値検出回路に置き換えた構成で
しても同様の効果があることはいうまでもない。
【0065】
【発明の効果】以上説明したように、本発明の技術を用
いることにより、入力した光信号を電気信号へ変換した
後の信号の振幅を一定にするAGC回路について、低消
費電力化、回路規模の小型化、出力信号のより安定化を
はかることができる。
【0066】また、処理速度がそれ程厳しくない受信回
路であれば、利得制御回路の代わりにAMPを用いるこ
とにより、一層の回路規模の小型化、コスト削減が可能
となる。
【図面の簡単な説明】
【図1】本発明の原理構成図である。
【図2】本発明の第1の実施例である。
【図3】本発明の第2の実施例である。
【図4】本発明の第3の実施例である。
【図5】本発明の第4の実施例である。
【図6】本発明の第5の実施例である。
【図7】本発明の第6の実施例である。
【図8】従来例を示す図である。
【符号の説明】
AMP1〜4,AMP10〜12 増幅器 C1〜4,C11〜12 コンデンサ CMP11,12 コンパレータ CPU1〜3 利得制御回路(CPU) D1〜2,D11〜12 ダイオード E11,E12 電池 R1〜9 抵抗 TR1〜TR4 トランジスタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 利得制御信号に基づいて抵抗値が変化す
    る可変抵抗手段を負荷とし、該抵抗値に対応して変化す
    る利得で入力信号を増幅した出力信号を出す増幅手段
    と、 該出力信号の出力振幅に対応する検出電圧を出力する振
    幅検出手段と、 該検出電圧を用いて入力信号が一定振幅の出力信号とな
    るように前記可変抵抗手段を制御する前記利得制御信号
    を生成する利得制御手段と、を備えたことを特徴とする
    AGC回路。
  2. 【請求項2】 利得制御信号に基づいて供給電流値が変
    化する電流源からバイアス電流が供給され、該バイアス
    電流の変化に基づいて利得を変化させ、該利得で入力信
    号を増幅して出力信号を出す増幅手段と、 該出力信号の出力振幅に対応する検出電圧を出力する振
    幅検出手段と、 該検出電圧を用いて入力信号が一定振幅の出力信号とな
    るように前記電流源を制御する前記利得制御信号を生成
    する利得制御手段と、を備えたことを特徴とするAGC
    回路。
JP31717294A 1994-12-20 1994-12-20 Agc回路 Withdrawn JPH08172332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31717294A JPH08172332A (ja) 1994-12-20 1994-12-20 Agc回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31717294A JPH08172332A (ja) 1994-12-20 1994-12-20 Agc回路

Publications (1)

Publication Number Publication Date
JPH08172332A true JPH08172332A (ja) 1996-07-02

Family

ID=18085264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31717294A Withdrawn JPH08172332A (ja) 1994-12-20 1994-12-20 Agc回路

Country Status (1)

Country Link
JP (1) JPH08172332A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313458B1 (en) 1998-07-10 2001-11-06 Nec Corporation Gain-adjustable photoreceiver circuit with photoelectric converter and amplifier
US6788152B2 (en) 2002-04-19 2004-09-07 Fujitsu Limited Amplification circuit and optical communication apparatus provided with the amplification circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313458B1 (en) 1998-07-10 2001-11-06 Nec Corporation Gain-adjustable photoreceiver circuit with photoelectric converter and amplifier
US6788152B2 (en) 2002-04-19 2004-09-07 Fujitsu Limited Amplification circuit and optical communication apparatus provided with the amplification circuit

Similar Documents

Publication Publication Date Title
US7791380B2 (en) Current sampling method and circuit
US6580324B2 (en) Apparatus, method and system for common-mode stabilization in circuits having differential operation
WO2016152267A1 (ja) 増幅器および電子回路
US6353344B1 (en) High impedance bias circuit
JPH04233306A (ja) 線形cmos出力段
US7149317B2 (en) CMOS high impedance circuit
TW200524270A (en) AM if variable gain amplifier circuit, variable gain amplifier circuit and semiconductor integrated circuit thereof
US7046089B2 (en) Variable gain amplifier
KR20050034596A (ko) 증폭 회로
US11362629B2 (en) Transimpedance amplifier circuit
KR100864898B1 (ko) Cmos 가변 이득 증폭기
JPS63136807A (ja) 増幅回路
JPH08172332A (ja) Agc回路
JPH10136266A (ja) 固体撮像装置
US7298211B2 (en) Power amplifying apparatus
JP2009232135A (ja) 光信号受信回路
JP3536121B2 (ja) 前置増幅回路
JP3338333B2 (ja) 増幅回路
US4167708A (en) Transistor amplifier
JP2734244B2 (ja) 高周波電力増幅器の出力レベル制御回路
KR20080048591A (ko) 전류 미러를 이용한 광대역 저잡음 증폭기
JP2719251B2 (ja) 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路
JP2007159020A (ja) 電流電圧変換回路
JP2001057511A (ja) 線形増幅回路
US6867653B2 (en) Apparatus and method for converting a fully-differential class-AB input signal to a rail-to-rail single ended output signal

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020305