JPS62206920A - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPS62206920A JPS62206920A JP61048929A JP4892986A JPS62206920A JP S62206920 A JPS62206920 A JP S62206920A JP 61048929 A JP61048929 A JP 61048929A JP 4892986 A JP4892986 A JP 4892986A JP S62206920 A JPS62206920 A JP S62206920A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- peak value
- current
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は信号検出回路に係わり、特にハードディスク用
Ｒ／Ｗ（リード／ライト）ＩＣの後段ＩＣであるノ！ル
スディテクタＩＣにおける信号処理回路のΔＶという電
圧値の設定に使用されるものである。
Ｒ／Ｗ（リード／ライト）ＩＣの後段ＩＣであるノ！ル
スディテクタＩＣにおける信号処理回路のΔＶという電
圧値の設定に使用されるものである。
（従来の技術）
ハードディスクでビックアッグされるデータ波形の信号
処理の方法の１つにΔＶ方式がある。このΔＶとは、デ
ータ波形のピーク値からある一定値下った電圧値のこと
である。今までの回路形式ではΔＶが固定の場合、第２
図に示すピーク値の変動によるタイミングのずれｔｌは
、入力電圧（データ波形）のピーク値の変動にょシ変化
する。即ち第２図に示す入力電圧のピーク値が変化した
とき、例えば波形ａ、ｂを比較したとき一定のΔ■（波
形ａのときｔ２．波形すのときＡｓ）では、ピーク値の
変動によるタイミングのずれｔｌが生じる。このタイミ
ングのずれｔｌが大きくなると、特に記憶容量の多いも
のでは後段で誤った信号を検出することになる。
処理の方法の１つにΔＶ方式がある。このΔＶとは、デ
ータ波形のピーク値からある一定値下った電圧値のこと
である。今までの回路形式ではΔＶが固定の場合、第２
図に示すピーク値の変動によるタイミングのずれｔｌは
、入力電圧（データ波形）のピーク値の変動にょシ変化
する。即ち第２図に示す入力電圧のピーク値が変化した
とき、例えば波形ａ、ｂを比較したとき一定のΔ■（波
形ａのときｔ２．波形すのときＡｓ）では、ピーク値の
変動によるタイミングのずれｔｌが生じる。このタイミ
ングのずれｔｌが大きくなると、特に記憶容量の多いも
のでは後段で誤った信号を検出することになる。
（発明が解決しようとする問題点）
本発明は上記実情に鑑みてなされたもので、上記入力電
圧のピーク値の変動によるタイミングのずれを少なくし
、信号の誤検出を極力少なくすることができる信号検出
回路を提供しようとするものである。
圧のピーク値の変動によるタイミングのずれを少なくし
、信号の誤検出を極力少なくすることができる信号検出
回路を提供しようとするものである。
［発明の構成］
（問題点を解決するだめの手段と作用）本発明は、入力
信号電圧のピーク値検出回路と、前記ピーク値の電圧を
電流に変換する電圧−電流変換回路と、前記入力信号電
圧の全波整流回路と、前記電圧−電流変換回路の出力電
流を設定抵抗に流して得た電圧と前記全波整流回路の出
力とを比較するコン・ぐレータとを具備したもので、入
力信号電圧のピーク値と抵抗比によってΔＶの値をかえ
られるようにしたものである。
信号電圧のピーク値検出回路と、前記ピーク値の電圧を
電流に変換する電圧−電流変換回路と、前記入力信号電
圧の全波整流回路と、前記電圧−電流変換回路の出力電
流を設定抵抗に流して得た電圧と前記全波整流回路の出
力とを比較するコン・ぐレータとを具備したもので、入
力信号電圧のピーク値と抵抗比によってΔＶの値をかえ
られるようにしたものである。
（実施例）
以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例の回路図である。ここでトランジスタＱ１
〜Ｑ７ 、抵抗Ｒ１〜Ｒ３，コ／デ／すＣＪ、定電流源
ｌ０１１１０２の部分はピーク値検出回路ノを構成する
。トランジスタＱ８〜Ｑ１４．ダイオードＱ１５．抵抗
Ｒ４〜Ｒ６，定電流源１０３１ ＩＯ２は電圧−電流変
換回路２を構成する。ここでトランジスタＱＩＯとＱｌ
ｌ、ダイオードＱ１５とＱ１２ 、）ランシフタＱ１３
とＱ１４はそれぞれカレントミラー回路を構成する。ト
ランジスタＱ１６〜Ｑ２０・ 定電流源ＩＱ５〜ＩＯ８
は全波整流回路３を構成する。４は微分アンｆ、ｓ、ｅ
はコン・ぞレータ、７はＤ型フリッグフロッｆ、８はレ
ベルシフタ、 、９ ハトラン・シフタＱｌ、Ｑ２のバ
イアス電源Ｔ ＩＣ９は定電流源である。
図は同実施例の回路図である。ここでトランジスタＱ１
〜Ｑ７ 、抵抗Ｒ１〜Ｒ３，コ／デ／すＣＪ、定電流源
ｌ０１１１０２の部分はピーク値検出回路ノを構成する
。トランジスタＱ８〜Ｑ１４．ダイオードＱ１５．抵抗
Ｒ４〜Ｒ６，定電流源１０３１ ＩＯ２は電圧−電流変
換回路２を構成する。ここでトランジスタＱＩＯとＱｌ
ｌ、ダイオードＱ１５とＱ１２ 、）ランシフタＱ１３
とＱ１４はそれぞれカレントミラー回路を構成する。ト
ランジスタＱ１６〜Ｑ２０・ 定電流源ＩＱ５〜ＩＯ８
は全波整流回路３を構成する。４は微分アンｆ、ｓ、ｅ
はコン・ぞレータ、７はＤ型フリッグフロッｆ、８はレ
ベルシフタ、 、９ ハトラン・シフタＱｌ、Ｑ２のバ
イアス電源Ｔ ＩＣ９は定電流源である。
第１図の回路は、入力電圧のピーク値の変動によって検
出タイミングのずれが生じないように、ピーク値と基準
値の抵抗分圧によってΔＶ＠を設定する。第２図におけ
る入力電圧波形が入力Ａ′＝！たはＢ（ＡとＢは逆相関
係）にはいると、トランジスタＱ７のエミッタに第２図
のピーク値をホールドした波形が出てくる。このピーク
電圧と基準電圧の電位差（Ｖ ）は電圧−電流変換回路
２で電流に変換される。このとき、トランジスタＱ９の
ペースは第２図の波形の基準レベルＬである。トランジ
スタＱ８．Ｑ９のエミッタに流れる電流をＩとし、トラ
ンジスタＱ８のコレクタに流れる電流は”Ｉ十Ｖ、／Ｒ
４″。
出タイミングのずれが生じないように、ピーク値と基準
値の抵抗分圧によってΔＶ＠を設定する。第２図におけ
る入力電圧波形が入力Ａ′＝！たはＢ（ＡとＢは逆相関
係）にはいると、トランジスタＱ７のエミッタに第２図
のピーク値をホールドした波形が出てくる。このピーク
電圧と基準電圧の電位差（Ｖ ）は電圧−電流変換回路
２で電流に変換される。このとき、トランジスタＱ９の
ペースは第２図の波形の基準レベルＬである。トランジ
スタＱ８．Ｑ９のエミッタに流れる電流をＩとし、トラ
ンジスタＱ８のコレクタに流れる電流は”Ｉ十Ｖ、／Ｒ
４″。
トランジスタＱ９のコレクタに流れる電流は゛ニーＶ／
Ｒ４”となる。但しＶ、／Ｒ４＝ Ｉ １である。ゆえ
にトランジスタＱ１４のコレクタに流れる電流は２Ｖ
／Ｒ４となり、ΔＶ値は２Ｖ、−Ｒ７，／Ｒ４ｆ設定サ
レる。よって入力電圧のピーク値の変動があっても、そ
のピーク値を検出してそれを電流に変換し、ＩＣ内の抵
抗値Ｒ１，Ｒ４の比によってΔＶを設定できる。
Ｒ４”となる。但しＶ、／Ｒ４＝ Ｉ １である。ゆえ
にトランジスタＱ１４のコレクタに流れる電流は２Ｖ
／Ｒ４となり、ΔＶ値は２Ｖ、−Ｒ７，／Ｒ４ｆ設定サ
レる。よって入力電圧のピーク値の変動があっても、そ
のピーク値を検出してそれを電流に変換し、ＩＣ内の抵
抗値Ｒ１，Ｒ４の比によってΔＶを設定できる。
コン・母レータ６の一方の入力は全波整流回路３の出力
であり、他方の入力は、入力電圧波形のＶ。
であり、他方の入力は、入力電圧波形のＶ。
よりΔＶ下がった電圧（ｄ点電圧）となり、その比較結
果がコンノ２レータ６よりＤ型フリッグフロッグーに供
給される。
果がコンノ２レータ６よりＤ型フリッグフロッグーに供
給される。
従来はΔＶが固定値の場合、入力電圧の変化によって、
後段で誤検出の原因となっていた。本発明においては、
ΔＶが２Ｖ −Ｒｚ／Ｒ４と示される如く、入力端子の
ビーク１直と抵抗比に応じて定められるため、第２図の
タイミングのずれｔｌが小さくできる。しかも設定抵抗
のＩＣ内蔵によって、抵抗値がばらついても抵抗比は変
わらない（ＩＣにおいては各抵抗値は同じようにばらつ
く）ので、セットの量産時にΔ■の調整の必要がなくな
るものである。
後段で誤検出の原因となっていた。本発明においては、
ΔＶが２Ｖ −Ｒｚ／Ｒ４と示される如く、入力端子の
ビーク１直と抵抗比に応じて定められるため、第２図の
タイミングのずれｔｌが小さくできる。しかも設定抵抗
のＩＣ内蔵によって、抵抗値がばらついても抵抗比は変
わらない（ＩＣにおいては各抵抗値は同じようにばらつ
く）ので、セットの量産時にΔ■の調整の必要がなくな
るものである。
［発明の効果］
以上説明した如く本発明によれば、入力電圧のピーク値
が変動しても、このピーク値と基準値を検出してΔＶを
設定しているため、ピーク値の変動によるタイミングの
ずれを少くすることができ、後段で信号検出のエラーを
防ぐことができるなどの利点を有した信号検出回路が提
供できるものである。
が変動しても、このピーク値と基準値を検出してΔＶを
設定しているため、ピーク値の変動によるタイミングの
ずれを少くすることができ、後段で信号検出のエラーを
防ぐことができるなどの利点を有した信号検出回路が提
供できるものである。
第１図は本発明の一実施例の回路図、第２図は信号検出
回路の動作を示す信号波形図である。 １・・・ピーク値検出回路、２・・・電圧−電流変換回
路、３・・・全波整流回路、４・・・微分アンプ、５．
６、・、コンル−タ、７・・・Ｄ型フリッグフロッゾ、
８・・・レベルシフタ。
回路の動作を示す信号波形図である。 １・・・ピーク値検出回路、２・・・電圧−電流変換回
路、３・・・全波整流回路、４・・・微分アンプ、５．
６、・、コンル−タ、７・・・Ｄ型フリッグフロッゾ、
８・・・レベルシフタ。
Claims (1)
- 入力信号電圧のピーク値検出回路と、前記ピーク値の電
圧を電流に変換する電圧−電流変換回路と、前記入力信
号電圧の全波整流回路と、前記電圧−電流変換回路の出
力電流を設定抵抗に流して得た電圧と前記全波整流回路
の出力とを比較するコンパレータとを具備したことを特
徴とする信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61048929A JPS62206920A (ja) | 1986-03-06 | 1986-03-06 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61048929A JPS62206920A (ja) | 1986-03-06 | 1986-03-06 | 信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62206920A true JPS62206920A (ja) | 1987-09-11 |
Family
ID=12816954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61048929A Pending JPS62206920A (ja) | 1986-03-06 | 1986-03-06 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62206920A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01321719A (ja) * | 1988-06-17 | 1989-12-27 | Internatl Business Mach Corp <Ibm> | データ再生装置 |
-
1986
- 1986-03-06 JP JP61048929A patent/JPS62206920A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01321719A (ja) * | 1988-06-17 | 1989-12-27 | Internatl Business Mach Corp <Ibm> | データ再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5003196A (en) | Wave shaping circuit having a maximum voltage detector and a minimum voltage detector | |
| JPS6056394B2 (ja) | モ−タの制御装置 | |
| US4112381A (en) | Peak detector | |
| US4333141A (en) | Full wave rectifier | |
| JPS5934016B2 (ja) | 位相同期化装置 | |
| US4599736A (en) | Wide band constant duty cycle pulse train processing circuit | |
| US5805022A (en) | Circuit for automatically regulating the gain of a differential amplifier | |
| JPS62206920A (ja) | 信号検出回路 | |
| JPS61271666A (ja) | ドロツプアウト検出装置 | |
| US4195240A (en) | Voltage comparator circuit having dead zone | |
| US4851785A (en) | Circuit arrangement for detecting whether a predetermined frequency swing is exceeded | |
| JP2561023B2 (ja) | 高周波信号レベル検出回路および高周波信号レベル検出方法 | |
| JPS58138111A (ja) | 差動検出回路 | |
| JPH0155762B2 (ja) | ||
| JPS58215565A (ja) | ピ−ク値検出回路 | |
| JPS6115667B2 (ja) | ||
| US3464017A (en) | Electrical square wave generating circuit | |
| JPH11311644A (ja) | ピークホールド回路 | |
| JPS61141207A (ja) | エンベロ−プ自動調整回路 | |
| JPH01231516A (ja) | インバータ方式遅延線のデューティ補正回路 | |
| JPS61121788A (ja) | モ−タの電流制御駆動装置 | |
| JPS62194468A (ja) | 整流回路 | |
| JPH0193206A (ja) | パルスカウント型検波装置 | |
| JPS58200614A (ja) | Ａｇｃ回路 | |
| JPH02145014A (ja) | パルス化回路 |