JPH02141018A - デューテイ自動調整クロツク発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル回路に係ｐ、特にデユーティ自動調
整クロック発生回路に関するものである。

〔従来の技術〕

従来のクロック発生回路には、デユーティの自動調整回
路がついていなかった。

〔発明が解決しようとする課題〕

上述した従来のクロック発生回路では、デユーティの自
動調整回路がついていないために時間的に、クロックの
デユーティが変化してしまうという課題があった。

〔課題を解決するための手段〕

本発明のデユーティ自動調整クロック発生回路は、クロ
ック識別回路と、このクロック識別回路の閾値を決定す
るバイアス回路と、上記クロック識別回路の出力を入力
とし振幅をＴＴＬレベルに制限するクランプ回路と、こ
のクランプ回路の出力を積分する積分回路と、この積分
回路から上記バイアス回路への帰還を施すための帰還経
路を有するものである。

〔作用〕

本発明においては、クロック発生回路にクロックのデユ
ーティ自動調整回路を追加し、クロック識別回路の演算
増幅器から出力される方形波のハイレベルが長ければ、
その演算増幅器の非反転入力の入力電圧を上昇させて、
出力方形波のハイレベルの長さを短くするように働き、
出力される方形波のロウレベルが長ければ、その演算増
幅器の非反転入力の入力電圧を下げることで出力方形波
のロウレベルの長さを短くするように働く。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

図は本発明の一実施例を示す回路構成図である。

図において、１は発振器、２は直流阻止用コンデンサ１
．３はクロック識別回路で、このクロック識別回路３は
、クロック識別回路３の閾値を決定するバイアス回路、
３−１．３−２と演算増幅器３−３によって構成されて
いる。４は直流阻止用コンデンサ、５はクロック識別回
路３の出力を入力とし振幅’ｉ　ＴＴＬレベルに制限す
るクランプ回路、６はこのり２ンプ回路５の出力を積分
する積分回路で、この積分回路６は抵抗６−１とコンデ
ンサ６−２１工ミツタホロワ回路６−３．オフセット回
路６−４および利得調整抵抗６−５ならびに直流成分を
増幅する演算増幅器６−６によって構成されている。

Ｔは帰還抵抗、８は積分回路６からバイアス回路３−２
への帰還を施す九めの帰還経路、９はＴＴＬ出力である
。

つぎにこの図に示す実施例の動作を説明する。

まず、発振器１から出力された正弦波は直流阻止用コン
デンサ２で直流成分を除去され、クロック識別回路３に
入力しバイアス回路３−１でバイアスされた後、演算増
幅器３−３の反転入力に入力される。そして、この反転
入力に入力された正弦波は非反転入力に入力される電圧
と比較され、その結果が方形波として出力される。

つぎに、この出力された方形波は、直流阻止用コンデン
サ４で直流成分を除去された後、クランプ回路５で振＠
をＴＴＬレベルに制限される。そして、その出力は積分
回路６で積分されて、演算増幅器６−６で直流増幅され
、帰還抵抗Ｔ全通して、クロック識別回路３の閾値を決
定するバイアス回路３−２に帰還される。

以上述べた回路動作によシ、演算増幅器３−３から出力
される方形波のノ・イレベルが長ければ、演算増幅器３
−３の非反転入力の入力電圧を上昇させて出力方形波の
ハイレベルの長さを短くするように働き、出力される方
形波のロウレベルが長ければ、演算増幅器３−３の非反
転入力の入力電圧を下げることで出力方形波のロウレベ
ルの長さを短くするように働く。

〔発明の効果〕

以上説明したように本発明は、クロック発生回路にクロ
ックのデユーティ自動調整回路を追加することにより、
常に５０％に近いデユーティを持つクロックを発生する
ことができる効果がある。

【図面の簡単な説明】

図は本発明の一実施例を示す回路構成図である。 ３・・・・クロック識別回路、３−１．３−２・Ｏ−・
バイアス回路、５Φ・・・クランプ回路、６・・・・積
分回路、８・・・拳帰還経路。

Claims (1)

【特許請求の範囲】
1. クロック識別回路と、このクロック識別回路の閾値を決
   定するバイアス回路と、前記クロック識別回路の出力を
   入力とし振幅をＴＴＬレベルに制限するクランプ回路と
   、このクランプ回路の出力を積分する積分回路と、この
   積分回路から前記バイアス回路への帰還を施すための帰
   還経路を有することを特徴とするデューティ自動調整ク
   ロック発生回路。