KR900700987A - 초고해상도 그래픽용 아답타 보오드 - Google Patents

초고해상도 그래픽용 아답타 보오드

Info

Publication number
KR900700987A
KR900700987A KR1019890701484A KR890701484A KR900700987A KR 900700987 A KR900700987 A KR 900700987A KR 1019890701484 A KR1019890701484 A KR 1019890701484A KR 890701484 A KR890701484 A KR 890701484A KR 900700987 A KR900700987 A KR 900700987A
Authority
KR
South Korea
Prior art keywords
board
memory
bus
microprocessor
logic circuit
Prior art date
Application number
KR1019890701484A
Other languages
English (en)
Inventor
마르쎄로 니쏘리니
Original Assignee
원본미기재
인포트로닉 쏘시에떼 퍼 아찌오니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 인포트로닉 쏘시에떼 퍼 아찌오니 filed Critical 원본미기재
Publication of KR900700987A publication Critical patent/KR900700987A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/045—Zooming at least part of an image, i.e. enlarging it or shrinking it

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

내용 없음

Description

초고해상도 그래픽용 아답타 보오드
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 보오드를 도식적으로 나타내는 블록다이아그램.
제2도에서 제3도는 제1도에서 도시한 보오드의 상세도.

Claims (12)

  1. 퍼스널 컴퓨터에 장착하여 이들 컴퓨터가 초고해상도 그래픽 터미널 유니트로 기능 하도록 할 수 있게 하는 타입이고, 한 쌍의 데이터버스(5,6)와 어드레스버스(7) 사이에 연결된 인터페이스 회로(4)와 컨트롤버스(12)를 통하여 컴퓨터에 연결되는 입력을 가진 그래픽 마이크로프로세서(3)와 출력이 전술한 마이크로프로세서(3)에 연결된 동적 비데오 메모리(38)의 그룹(32)을 포함하는 초고해상도 그래픽을 위한 아답타 보오드(1)에 있어서, 이것이 비데오 메모리의 전술한 그룹(32)과 그래픽 마이크로프로세서(3) 사이에 연결된 2진 논리로부터 5진 논리의 변환을 위한 트랜스코딩논리회로(40)를 포함하고, 전술한 논리회로(40)가 전술한 메모리(38)로 처리될 그림의 그래픽 좌표의 어드레싱의 전환을 실시할 수 있게 함을 특징으로 하는 아답타 보오드.
  2. 제1항에 있어서, 전술한 논리회로(40)가 롬타입의 제1(AB)아 제2(AC)의 프로그램 가능한 판독전용 메모리, 전술한 제1메모리(AB)와 연관된 디코더(AA), 전술한 제2메모리(AC)에 연결된 PLA 타입 출력의 프로그램가능한 논리회로(AD)를 포함하고, 전술한 제1과 제2메모리와 전술한 디코더(AA)는 마이크로프로세서(3)에 연결된 해당어드레스버스(LA)에 각각의 입력이 연결되며, 전술한 디코더(AA)와 전술한 제1메모리(AB)는 버스(V)를 통해 전술한 비데오 메모리(38)에 연결되는 출력을 가지며, 전술한 프로그램가능한 논리회로(AD)는 전술한 그룹(32) 내의 소그룹(35)에 연결된 출력을 가짐을 특징으로 하는 보오드.
  3. 제1항에 있어서, 전술한 인터페이스회로(4)가 해당 데이터버스(5,6)에 한 쌍의 송수신기(A,B)를 포함하고, 전술한 어드레스버스(7)에 연결된 입력을 가지는 PLA 타입의 프로그램가능한 논리회로(C)를 포함하며, 전술한 송수신기가 전술한 프로그램 가능한 논리회로에 연결 동작됨을 특징으로 하는 보오드.
  4. 제1항과 제3항에 있어서, 전술한 보오드가 16비트 혹은 8비트 모우드로 작동하는 어떤 컴퓨터에나 사용될 수 있게 하기 위해 전술한 인터페이스회로(4)와 마이크로프로세서(3) 사이의 전술한 데이타버스(5,6) 내의 동일한 선들을 분리가능하게 상호 연결하는데 유효한 스위치 클러스터를 포함함에 특징이 있는 보오드.
  5. 제1항에 있어서, 전술한 보오드의 내부 컨트롤버스(17)와 어드레스버스(16)를 통해 마이크로프로세서의 출력에 연결된 입력을 가진 PLA 타입의 제2의 프로그램가능한 논리회로(P)를 포함하며, 전술한 논리회로(P)의 출력(LD8,LD9)에 연결 작동되는 어드레스입력을 가진 동적로컬메모리(18)를 포함함을 특징으로 하는 보오드.
  6. 제1항에 있어서, 표시스크린의 칼라를 조절하도록 작동하고 비데오 메모리(38)의 전술한 그룹(32)에 직렬 연결된 고속동적 메모리(48)의 그룹(45)을 포함하고, 전술한 동적메모리(48)는 제2모니터에 연결하기 위한 부가의 선(54)을 구비한 칼라버스에 연결 출력임을 특징으로 하는 보오드.
  7. 제6항에 있어서, 각 칼라버스가 열세개의 연결선을 포함하고 이중 하나가 전술한 모노크롬 모니터(65)에 연결됨을 특징으로 하는 보오드.
  8. 제6항에 있어서, 각 칼라버스가 각각의 리-타이밍 저장셀(re-timing storage cell)을 통하여, 쉬프트 레지스터(50)의 해당 입력에 병렬연결됨을 특징으로 하는 보오드.
  9. 제1항에 있어서, 전술한 그룹(32)이 40개의 전술한 비데오 메모리(38)를 포함함을 특징으로 하는 보오드.
  10. 퍼스널 컴퓨터에 장착하여 이들 컴퓨터가 초고해상도 그래픽 터미널 유니트로 기능하도록 할 수 있게 하는 타입이고, 한 쌍의 데이터버스(5,6)와 어드레스버스(7) 사이에 연결된 인터페이스회로(4)와 컨트롤버스(12)를 통하여 컴퓨터에 연결되는 입력을 가진 그래픽 마이크로프로세서(3)와 출력이 전술한 마이크로프로세서(3)에 연결된 동적 비데오 메모리(38)의 그룹(32)을 포함하는 초고해상도 그래픽을 위한 아답타 보오드(1)에 있어서, 출력이 전술한 쉬프트 레지스터(50)에 연결되어 작동사이클 주파수를 낮추는 작용을 하는 멀티플렉스(SD1)와 프로그램가능한 디바이더(SC1)로 구성된 내부타이밍회로를 포함함을 특징으로 하는 보오드.
  11. 퍼스널 컴퓨터에 장착하여 이들 컴퓨터가 초고해상도 그래픽 터미널 유니트로 기능하도록 할 수 있게 하는 타입이고, 한 쌍의 데이터버스(5,6)와 어드레스버스(7) 사이에 연결된 인터페이스회로(4)와 컨트롤버스(12)를 통하여 컴퓨터에 연결되는 입력을 가진 그래픽 마이크로프로세서(3)와 출력이 전술한 마이크로프로세서(3)에 연결된 동적 비데오 메모리(38)의 그룹(32)을 포함하는 초고해상도 그래픽을 위한 아답탑오드(1)에 있어서, 서로 연결된 PLA 타입의 제1(TA)와 제2(TB)의 프로그램 가능한 논리회로로 구성되고 입력이 전술한 데이터버스(5)와 어드레스버스(7)에 연결된 CGA.EGA 에뮬레이션 게이트(70)을 포함하고, 전술한 PLA(TB)가 또 입력과 출력을 컨트롤버스(12)에 연결하여 프로세싱 인터럽트 신호를 마이크로프로세서(3)와 전술한 컴퓨터 둘다에 공급함을 특징으로 하는 보오드.
  12. 퍼스널 컴퓨터에 장착하여 초고해상도 그래픽 터미널 유니트가 되게 하기 위한 아답타 보오드(1)의 비데오 메모리(38)를 어드레싱하는 방법에 있어서, 전술한 보오드(1)에 거주하는 그래픽 마이크로프로세서(3)를 통하여 작용되는 전술한 메모리의 각 어드레싱에서, 2진논리를 5진논리로 트랜스코딩하는 과정이 전술한 어드레싱에서 실시됨을 특징으로 하는 방법.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890701484A 1987-12-04 1988-12-01 초고해상도 그래픽용 아답타 보오드 KR900700987A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT22902/87A IT1223225B (it) 1987-12-04 1987-12-04 Scheda elettronica adattatrice per grafica ad altissima risoluzione
IT22902-A/87 1987-12-04
PCT/EP1988/001092 WO1989005502A1 (en) 1987-12-04 1988-12-01 An electronic adapter board for very high resolution graphics

Publications (1)

Publication Number Publication Date
KR900700987A true KR900700987A (ko) 1990-08-17

Family

ID=11201712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890701484A KR900700987A (ko) 1987-12-04 1988-12-01 초고해상도 그래픽용 아답타 보오드

Country Status (7)

Country Link
EP (1) EP0398883A1 (ko)
JP (1) JPH03504049A (ko)
KR (1) KR900700987A (ko)
AU (1) AU2715388A (ko)
IL (1) IL88569A (ko)
IT (1) IT1223225B (ko)
WO (1) WO1989005502A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181865A (ja) * 1991-03-29 1993-07-23 Toshiba Corp 校正編集システム
US5727191A (en) * 1994-05-09 1998-03-10 Nanao Corporation Monitor adapter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BG39765A1 (en) * 1985-02-14 1986-08-15 Turlakov Device for connecting 8- degree and 16- degree modules to 16- degree microprocessor system

Also Published As

Publication number Publication date
AU2715388A (en) 1989-07-05
JPH03504049A (ja) 1991-09-05
IT1223225B (it) 1990-09-19
IL88569A (en) 1993-04-04
IL88569A0 (en) 1989-07-31
WO1989005502A1 (en) 1989-06-15
IT8722902A0 (it) 1987-12-04
EP0398883A1 (en) 1990-11-28

Similar Documents

Publication Publication Date Title
US5546553A (en) Multifunctional access devices, systems and methods
US7602389B2 (en) Graphic processing apparatus and method
US4574277A (en) Selective page disable for a video display
US5790136A (en) Interleaving pixel data for a memory display interface
JPH0429069B2 (ko)
KR920005308B1 (ko) 하드웨어적으로 crt 해상도를 pdp 해상도로 변환하는 표시제어장치
US5438652A (en) Display control apparatus for converting color/monochromatic CRT gradation into flat panel gradation
US5189401A (en) AX and EGA video display apparatus utilizing a VGA monitor
JPH06175627A (ja) デュアルディスプレイカード
KR900700987A (ko) 초고해상도 그래픽용 아답타 보오드
US4326201A (en) Apparatus for displaying characters
JPS5958538A (ja) 文字図形表示装置
CA1292335C (en) Raster scan digital display system
KR960002044B1 (ko) 데이타 선택 장치
US4707690A (en) Video display control method and apparatus having video data storage
EP0242139B1 (en) Display controller
JPH06308925A (ja) パレット装置、システム及び方法における多絵素深度のパケットバス選択
KR890006505Y1 (ko) 그래픽에 있어서 모니터 모드 변환회로
KR930003442B1 (ko) 멀티 포트 비디오램 인터페이싱 회로
KR100206265B1 (ko) 씨알티 디스플레이 인터페이스장치의 어드레스 디코딩방식
KR940004741B1 (ko) 칼라 해상도 그래픽장치
EP0522178B1 (en) Data store and image processing system comprising said data store
JPS62229347A (ja) 記憶回路アクセス装置
KR910006335Y1 (ko) 한글 및 도형 문자의 동시 화면 중첩회로
JPH03223894A (ja) 画像処理回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid