KR900018800A - 두개의 dmac에 대한 버스 중재회로 - Google Patents

두개의 dmac에 대한 버스 중재회로 Download PDF

Info

Publication number
KR900018800A
KR900018800A KR1019890007321A KR890007321A KR900018800A KR 900018800 A KR900018800 A KR 900018800A KR 1019890007321 A KR1019890007321 A KR 1019890007321A KR 890007321 A KR890007321 A KR 890007321A KR 900018800 A KR900018800 A KR 900018800A
Authority
KR
South Korea
Prior art keywords
bus
signal
flip
flop
dmac
Prior art date
Application number
KR1019890007321A
Other languages
English (en)
Other versions
KR920002598B1 (ko
Inventor
최재암
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019890007321A priority Critical patent/KR920002598B1/ko
Publication of KR900018800A publication Critical patent/KR900018800A/ko
Application granted granted Critical
Publication of KR920002598B1 publication Critical patent/KR920002598B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

내용 없음

Description

두 개의 DMAC에 대한 버스 중재회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 1개의 DMAC에 대한 연결도, 제2도는 제1도의 동작 파형도, 제3도는 두개의 DMAC에 대한 연결도.

Claims (1)

  1. DMA 기능 수행을 위해 버스요구 신호를 발생하고, 버스승인 신호입력시 버스요구 신호를 해제하는 동시에 버스승인 인지신호를 발생하는 제1 및 제2DMAC와, VME버스 또는 마스타 CPU와 연결되어 상기 버스요구 신호에 대한 응답인 버스승인 신호를 출력하며, 버스승인 인지신호를 입력하여 이를 전달하는 버스제어부를 구비한 DMAC의 버스중재 회로에 있어서, 제1제어신호의 상태에 따라 제어되며, 소정 출력에 의해 상기 제1DMAC의 버스요구 신호를 래치하는 제1플립플롭과, 제2제어신호의 상태에 따라 제어되며, 상기 클럭의 반전신호에 의해 상기 제2DMAC의 버스요구 신호를 래치하는 제2플립플롭과, 상기 제1플립플롭에서 버스요구 신호를 래치하는 순간부터 제1DMAC가 버스승인 인지신호를 해제하는 순간까지 상기 제2플립플롭을 디스에이블 시키는 상기 제2제어신호를 발생하는 제1게이트와, 상기 제2플립플롭에서 버스요구 신호를 래치하는 순간부타 제2DMAC가 버스승인 인지신호를 해제하는 순간까지 상기 제1플립플롭을 디스에이블 시키는 상기 제2제어신호를 발생하는 제2게이트와, 상기 제1 또는 제2플립플롭에서 래치하는 버스요구 신호를 상기 버스제어부로 출력하는 제3게이트와, 상기 제1플립플롭에서 버스요구 신호래치시 상기 버스 제어부에서 발생하는 버스승인 신호를 제1DMAC로 출력하는 제4게이트와, 상기 제2플립플롭에서 버스요구 신호래치시 상기 버스 제어부에서 발생하는 버스승인 신호를 제2DMAC로 출력하는 제5게이트와, 상기 제1 또는 제2DMAC에서 발생하는 버스승인 인지신호를 상기 버스제어부로 출력하는 제6게이트로 구성됨을 특징으로 하는 두 개의 DMAC에 대한 버스 중재회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890007321A 1989-05-31 1989-05-31 두개의 dmac에 대한 버스 중재회로 KR920002598B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890007321A KR920002598B1 (ko) 1989-05-31 1989-05-31 두개의 dmac에 대한 버스 중재회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890007321A KR920002598B1 (ko) 1989-05-31 1989-05-31 두개의 dmac에 대한 버스 중재회로

Publications (2)

Publication Number Publication Date
KR900018800A true KR900018800A (ko) 1990-12-22
KR920002598B1 KR920002598B1 (ko) 1992-03-30

Family

ID=19286614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890007321A KR920002598B1 (ko) 1989-05-31 1989-05-31 두개의 dmac에 대한 버스 중재회로

Country Status (1)

Country Link
KR (1) KR920002598B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441996B1 (ko) * 2001-09-19 2004-07-30 주식회사 팬택 직접 메모리 액세스 제어기 및 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441996B1 (ko) * 2001-09-19 2004-07-30 주식회사 팬택 직접 메모리 액세스 제어기 및 제어 방법

Also Published As

Publication number Publication date
KR920002598B1 (ko) 1992-03-30

Similar Documents

Publication Publication Date Title
KR830009695A (ko) 중재회로
KR870008312A (ko) 반도체기억장치의 리프레쉬동작 제어회로
KR910008547A (ko) 슬리프 기능을 갖춘 컴퓨터 시스템 및 그 제어방법
KR900018800A (ko) 두개의 dmac에 대한 버스 중재회로
JPS641050A (en) Computer system provided with byte order conversion mechanism
KR970076160A (ko) 이중화 회로 및 그 제어 방법
JPS59177628A (ja) バス制御回路
KR940015836A (ko) 버스 (bus) 사용권 아비트레이션 회로
KR940004642A (ko) 컬럼 어드레스 래치신호 발생장치
KR890010724A (ko) 마이크로 프로세서간의 억세스 중재 제어 시스템
KR870006475A (ko) Vme버스 시스템의 인터럽트 인지회로
KR950024473A (ko) 시스템에서의 버스 사용권 중재회로
KR960018929A (ko) 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR900005757A (ko) 교환시스템의 외부음악원 전원 제어장치
KR930008640A (ko) 제어시스템의 인터럽트 회로
KR910012960A (ko) 홀드 에크놀리지 신호 동기화회로
KR900004106A (ko) 스위치 컨트롤장치의 디지탈 입출력기를 이용한 릴레이 매트릭스 확장회로
KR950025541A (ko) 브이엠이(vme)를 에스버스(sbus)로 데이타 전송을 위한 사이즈 정보 발생회로
KR920013158A (ko) 다중처리기 시스템에서의 어드레스 버스 중재기
KR940025166A (ko) 원펄스 발생기
KR950023096A (ko) 시스템 버스상의 인터럽트 벡터값 전달장치
KR880008174A (ko) 다수의 인터럽트 신호를 하나의 인터럽트 단자로 처리하는 인터럽트 처리 제어회로
KR870005318A (ko) 패턴 인식시 최소거리 분류 방법
KR950006613A (ko) 중앙처리장치와 주변장치간의 버스이양장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080211

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee