KR900017283A - 주파수 선별회로 - Google Patents

주파수 선별회로 Download PDF

Info

Publication number
KR900017283A
KR900017283A KR1019890005490A KR890005490A KR900017283A KR 900017283 A KR900017283 A KR 900017283A KR 1019890005490 A KR1019890005490 A KR 1019890005490A KR 890005490 A KR890005490 A KR 890005490A KR 900017283 A KR900017283 A KR 900017283A
Authority
KR
South Korea
Prior art keywords
signal
gates
frequency
limit frequency
lower limit
Prior art date
Application number
KR1019890005490A
Other languages
English (en)
Other versions
KR920000412B1 (ko
Inventor
김용훈
신영민
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019890005490A priority Critical patent/KR920000412B1/ko
Publication of KR900017283A publication Critical patent/KR900017283A/ko
Application granted granted Critical
Publication of KR920000412B1 publication Critical patent/KR920000412B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

주파수 선별회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 주파수 선별회로도.
제2도는 제1도에 이용되는 링입력회로의 상세도.
* 도면의 주요부분에 대한 부호의 설명
1 : 링입력회로 7 : 랜덤 카운터
11 : 복합로직 16,17,26 : D-플립플롭
100 : 제1클럭신호 발생부 101 : 제1데이터 신호 발생부
102 : 제2클럭신호 발생부 103 : 제2데이터 신호 발생부
104 : 반주기 신호 발생부 105 : 링인에이블 신호 발생부

Claims (1)

  1. 아날로그의 링입력신호(Rin)를 슈게트 트리거 링하여 디지틀신호(Rin')로 변환하기 위한 링입력신호 제어회로(1)와 : 동작개시전압(VEN)에 의해 동작하여 주파수신호를 계수하여 다수의 어드레스 신호(Fψ=Fn,Fψ-Fn)를 발생하기 위한 랜덤카운터(7)와 : 다수의 하한 주파수와 상한 주파수 제어신호(FDHψ-FDH3-1,FDLψ-FDLn-1)에 의해 상기 랜덤카운터(7)의 출력을 산출하여 필요한 하한 주파수신호(fLDL)와 상한 주파수신호(fUDL),(f11) 및 금지신호(INH)를 발생할 복합논리수단(11) 및 : 상기 랜덤카운터(7)에 클럭신호(CK)를 제공하기 위해 노아게이트(8,9)와 앤드게이트(10)로된 제1클럭신호 발생부(100)와, 상기 복합논리수단(11)에서 발생된 상한 주파수(fUDL)와 하한 주파수신호(fLDL) 및 금지신호(INH)를 논리조합하여 제1데이터 신호를 발생시키기 위해 노아게이트(30,31,32,34,35)와 인버터(33) 및 플립플롭(16)으로된 제1데이터 신호 발생부(101)와, 상기 동작개시전압(VEN), 복합논리수단(11)의 주파수신호(f11), 하한 주파수신호(fLDL)를 논리조합하기 위해 노아게이트(12,13), 오아게이트(14), 익스클루시브 오아게이트(15) 및 인버터(29,36)로된 제2 클럭신호 발생부(102)와, 상기의 링입력신호 처리회로(1)에서 출력되는 신호를 반전시켜 제2데이터 신호를 발생시키기 위해 앤드게이트(18,22,23), 노아게이트(19,20), 인버터(21) 및 익스클루시브 오아게이트(24)로된 제2데이터 신호 발생부(103)와, 상기의 제2데이터 신호와 주파수 클럭신호(fs)를 입력받아 클럭의 반주기 만큼 하이상태의 신호(FLC)를 발생하기 위해 인버터(25), 플립플롭(17,26), 익스클루시브 오아게이트(27) 및 앤드게이트(28)로된 반주기 신호 발생부(104)와, 상기의 제1데이터 신호와 링입력신호(Rin')를 논리조합하여 링인에이블 신호(REN)를 발생시키기 위해 앤드게이트(2), 노아게이트(3) 및 인버터(4)로된 링인에이블 신호발생부(105)로된 제어수단으로 구성시켜 디지틀 링신호(Rin)가 상기 주파수의 상한과 하한 사이에 있을 경우 시스템 작동용 링인에이블 신호를 발생시킴을 특징으로 하는 주파수 선별회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890005490A 1989-04-26 1989-04-26 주파수 선별회로 KR920000412B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890005490A KR920000412B1 (ko) 1989-04-26 1989-04-26 주파수 선별회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890005490A KR920000412B1 (ko) 1989-04-26 1989-04-26 주파수 선별회로

Publications (2)

Publication Number Publication Date
KR900017283A true KR900017283A (ko) 1990-11-15
KR920000412B1 KR920000412B1 (ko) 1992-01-13

Family

ID=19285631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890005490A KR920000412B1 (ko) 1989-04-26 1989-04-26 주파수 선별회로

Country Status (1)

Country Link
KR (1) KR920000412B1 (ko)

Also Published As

Publication number Publication date
KR920000412B1 (ko) 1992-01-13

Similar Documents

Publication Publication Date Title
Piguet Logic synthesis of race-free asynchronous CMOS circuits
KR920007341A (ko) Ecl 신호를 cmos신호로 변환시키는 방법 및 장치
KR910002119A (ko) 신호발생기
KR900005694A (ko) 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로
US3678503A (en) Two phase encoder system for three frequency modulation
KR900017283A (ko) 주파수 선별회로
KR960701539A (ko) 단일 단자 펄스 게이팅 회로(single-ended pulse gating circuit)
US3697977A (en) Two phase encoder system for three frequency modulation
KR970705233A (ko) 요구에 기초한 게이트 클록 발생 회로(circuit for generating a demand-based gated clock)
JP2570562Y2 (ja) 同期式カウンタ
KR0141711B1 (ko) 상승/하강 에지 검출장치
KR920001839A (ko) 디지탈시스템의 시스템클럭 발생회로
KR960039622A (ko) 비중첩 신호 발생 회로
KR940000643Y1 (ko) 플립플롭 회로를 이용한 동기펄스 발생회로
KR100313931B1 (ko) 제어신호 발생회로
KR970000254B1 (ko) 클럭-더블링 장치
KR100230809B1 (ko) 미세신호 검출회로
KR930005653B1 (ko) 클럭 가변회로
KR960027342A (ko) 홀수 클럭분주시의 정현파 분주클럭 생성회로
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
KR970019038A (ko) 위상 예측이 가능한 클럭 발생기
KR920003475Y1 (ko) 프로그램머블 클럭분주 회로
KR0127532Y1 (ko) 메모리를 이용한 64/8khz 콤포지트 클럭 발생회로
KR960000814Y1 (ko) N분주 클록발생 회로
JPH05308279A (ja) 同期カウンタのキャリ信号発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051206

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee