KR900007570B1

KR900007570B1 - 마이크로프로세서의 리셋회로

Info

Publication number: KR900007570B1
Application number: KR1019870014081A
Authority: KR
Inventors: 한광수; 이영준
Original assignee: 대한전선 주식회사; 유인영
Priority date: 1987-12-10
Filing date: 1987-12-10
Publication date: 1990-10-15
Also published as: KR890010657A

Abstract

내용 없음.

Description

마이크로프로세서의 리셋회로

제1도는 본 발명의 회로도.

제2도는 제1도의 각 단자점 출력 파형도.

* 도면의 주요 부분에 대한 부호의 설명

1 : 마이크로프로세서 G₁,G₂: NOT게이트

G₃: NAND게이트 R₁-R₃: 저항

C₁-C₃: 콘덴서 2 : 리셋트회로

본 발명은 마이크로프로세서의 시스템에서의 자동 리셋트회로에 관한 것으로서, 특히 4비트와 8비트에서 외부 잡음신호에 의해서 오동작의 염려를 가져올때, 자동으로 리셋트시켜 줄수 있게 하므로서 외부 잡음신호에 의해서 오동작이 발생하는 것을 방지하고자 한 것에 주안점을 둔 4비트, 8비트 마이크로프로세서 시스템에서의 자동 리셋(Watch dog)회로에 관한 것이다.

일반적으로 외부 충격이나 외부 잡음신호에 의해 마이크로프로세서가 오동작을 발생하게 되는데, 이를 방지하기 위해서 16비트의 프로세서내에는 자동 리셋회로가 부설되어 이와같은 외부 신호에 의해서 발생하는 오동작을 방지할 수 있지만, 이와같은 16비트 마이크로프로세서는 가격이 고가인 문제점이 따른다.

종래의 16비트 이하인 4비트 8비트 마이크로프로세서에서 외부 신호에 의한 자동 리셋회로가 부설되어 있지 않으므로서, 외부 잡음신호에 의해서 오동작이 발생하여 이에 연결된 구동회로에 오동작 신호가 그대로 인가되므로서 사용상의 큰 문제점이 발생하는 결점을 가지고 있었다.

본 발명은 상기와 같은 종래의 문제점을 해결하고자 4비트와 8비트의 마이크로프로세서의 출력측의 한 단자를 설정하여 리셋회로를 연결하고, 외부 잡음신호에 의해 발생하는 오동작이 검출되었을때 마이크로프로세서를 리셋트시키게한 것을 목적을 둔 것으로서, 이들 첨부도면에 따라서 설명하면 다음과 같다.

제1도와 같이 마이크로프로세서(1)의 출력단자(P)에서 리셋트회로(2)를 거쳐 마이크로프로세서(1)의 리셋트단자(RS)에 연결하여서 된 것으로서, 상기 리셋트회로(2)는 NOT게이트(G₁)를 거쳐 콘덴서(C₁)와 저항(R₁)에 연결하고, 이에 NOT게이트(G₂)와 역방향 다이오드(D₁)를 거쳐 전원단자(Vcc)에 접속된 저항(R₂)과 콘덴서(C₂)의 공동 단자에 연결하여서 NAND게이트(G₃) 일측입력에 연결하고, NAND게이트(G₃)의 출력에서 저항(R₃)을 통해 타측 입력과 일측을 접지시킨 콘덴서(C₃)에 연결하여서 상기 NAND게이트의 출력을 마이크로프로세서의 리셋트단자(RS)에 연결할 수 있게 하여서 된 것이다.

미설명부호 a-f는 각 단자점을 표시한 것이다.

이와같은 회로로서 구성된 본 발명의 동작 및 작용효과를 설명하면 다음과 같다.

전원이 인가되어 마이크로프로세서(1)가 정상동작을 수행할때 까지는 출력단자(P)에 정상적인 하이신호가 계속 출력되고 그 출력은 NOT게이트(G₁)(G₂)를 통해 단자점(C)에 하이신호가 걸리게 되어 NAND게이트(G₃)에 하이신호 상태를 유지시키므로서 저항(R₃)과 콘덴서(C₃)에 의해서 단자정(f)에 제2도의(f)의 파형이 출력됨에 따라서 단자점(e)에서는 제2도의(g)와 같은 펄스폭 T₂의 출력파형이 출력된다.

여기서, 펄스폭 T₂는 리셋트신호의 펄스폭 T₁보다 매우 작다(T₁＞＞T₂).

그러나, 마이크로프로세서(1)의 출력단자(P)에서 외부 잡음신호에 영향을 받아서 하이신호가 출력되고 있는 중에 로우신호로 일정시간(t₂-t₂)동안 출력되다가 정상상태로 돌아가서 하이신호로 출력될때를 제2도에 따라서 살펴보면, 이때 로우상태 신호는 외부신호에 의해서 오동작이 발생하는 상태로 제2도의(P)파형에서와 같다.

즉, 마이크로프로세서(1)의 출력단자(P)에서 로우신호를 출력(제2도 P의 t₂-t₁)시키게 되며, NOT게이트(G₁)를 통하면서 반전되어 제2도의 (a)파형과 같이 출력(제2도의 (a)의 t₂-t₁)되고, 이는 미분회로에 의해서 제2도의(b)파형으로 변하고 NOT게이트(G₂)를 거쳐 제2도의 (c)파형과 같이 되므로서 단자점(d)에서는 제2도의 (d)파형과 같이 되고 이 신호는 NAND게이트(G₃)를 통하여 제2도의 (e)파형(T₁)과 같이 하이신호를 발생하여 마이크로프로세서(1)의 리셋트단자(RS)에 인가시키므로서 리셋트시켜주게 된다.

이와같이 본 발명은 4비트와 8비트내에 부설되지 않은 자동 리셋트회로를 외부에서 간단한 리셋트회로를 구성하여 연결하므로서, 외부 잡음신호에 의해서 발생하는 오동작을 방지할 수 있게된 매우 유용한 것이다.

Claims

4비트, 8비트의 마이크로프로세서(1) 출력단자(P)와 리셋트단자(RS)사이에 외부신호에 의한 오동작방지수단으로 리셋트회로를 연결하는 것에 있어서, 출력단자(P)의 신호가 로우상태를 출력에서 하이로 전환하도록 NOT게이트(G₁,G₂)와 NAND게이트(G₃), 저항(R₁-R₃), 콘덴서(C₁-C₃)를 구성하여서 된 것을 특징으로 하는 마이크로프로세서 리셋회로.