KR900006141B1

KR900006141B1 - 반도체 기억장치

Info

Publication number: KR900006141B1
Application number: KR1019860002077A
Authority: KR
Inventors: 요시오 오사까
Original assignee: 가부시끼가이샤 도오시바; 시바 쇼오이찌
Priority date: 1985-03-20
Filing date: 1986-03-20
Publication date: 1990-08-24
Also published as: US4729117A; EP0195429A2; KR860007667A; EP0195429A3

Abstract

내용 없음.

Description

반도체 기억장치

제1도는 본 발명의 1실시예에 따른 반도체 기억장치를 나타낸 도면.

제2도 내지 제4도는 본 발명의 다른 실시예를 나타낸 도면이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 메모리셀어레이 11₁₁∼11_nm: 메모리셀

12₁∼12_n: 행선 13₁∼13_m: 열선

14₁∼14_n: NOR게이트 15 : 행디코더

16₁∼16_m: MOS트랜지스터 17₁∼17_m: NOR게이트

18₁∼18_m: 열선선택선 19 : 열디코더

21 : 감지증폭기 22 : 배타적 OR게이트

23 : 출력버퍼

24₁∼24_n: 불량행성(행측의 불량어드레스)검출회로

25, 52 : AND 게이트 27 : 퓨즈

28₁∼28₄: 불량행선 검출회로군

29₁∼29_m: 불량열선(열측의 불량 어드레스) 검출회로

30₁∼30₄: 불량열선 검출회로군 31₁∼31₄: 열군선택회로(불량셀 선택회로)

32∼35 : 3입력-AND 게이트 36∼39 : 퓨즈

40∼43 : 부하저항 44 : 공통접속점

62 : NAND게이트 72 : NOR게이트

92∼95 : NOR게이트

본 발명은 반도체 기억장치에 관한 것으로, 특히 독출전용 기억장치(ROM)내에서의 불량비트(불량셀)를 구제할 수 있도록 된 반도체 기억장치에 관한 것이다.

[종래의 기술 및 그 문제점]

최근, 반도체 기억장치의 대용량화에 따른 행선과 열선의 단선이나 결정결함등에 의한 원료대 제품비의 저하가 문제로 되고 있다. 이러한 문제점을 해소하기 위해서 여분회로(용장회로)를 설치하는 등과 같은 대책이 실시되고 있는 바, 이는 불량셀 대신 여분회로의 메모리셀을 사용하는 것이다. 그렇지만, 이러한 절환을 위한 작업에는 시간이 걸릴 뿐만 아니라 많은 품이 들게 되는 문제가 있기 때문에 이를 대신하여 대형컴퓨터에서 채용되고 있는 에러검출정정방식인 EEC 방식(Error Code Correct 方式)을 응용한 ECC회로를 내장시킨 반도체 기억장치가 제안되어 일부에서 사용되고 있다. 이는 데이터기억용 메모리셀외에 패리티비트용 메모리셀을 설치함으로써 패리티비트의 내용을 기초로 데이터비트(예컨대 8비트)중에서 불량비트를 검출해서 정정하도록 된 것이다. 그렇지만, 대용량 예컨대 1M 비트이상의 마스크 ROM의 경우에는 ECC회로를 내장시킨 경우, 패리티비트용 메모리셀로서 데이터를 기억시켜 놓은 메모리셀의 약 20%정도가 필요하게 되기 때문에 메모리칩사이즈가 커지게 된다고 하는 문제점이 있다. 또한, 데이터독출시 에러검출과 에러정정을 위해 연산회로가 동작하기 때문에 억세스시간이 길어지게 된다고 하는 문제점이 있다.

[발명의 목적]

이에 본 발명은 상기와 같은 사정을 감안해서 발명된 것으로, 불량셀을 구제하기 위해 필요한 메모리칩사이즈의 증대가 근소하게 되고, 억세스시간이 짧은 반도체 기억장치를 제공하고자 함에 그 목적이 있다.

[실시예 1]

이하, 예시도면을 참조해서 본 발명의 실시예를 상세히 설명한다.

제1도는 본 발명의 1실시예에 따른 반도체 기억장치를 나타낸 회로도로서, 도면에서 메모리셀어레이(10)는 MOS 트랜지스터로 이루어지는 복수의 메모리셀(11₁₁∼11_nm)이 매트릭스 형태로 배치되어 구성되는 바, 각 메모리셀(11₁₁∼11_nm)의 게이트는 행디코더(15)의 출력단에 각각 접속되는 복수의 행선(12₁∼12_n)중 대응되는 것에 접속되고, 드레인은 복수의 열선(13₁∼13_m)중 대응하는 것에 접속되고, 드레인은 복수의 열선(13₁∼13_m)중 대응되는 것을 접속되며, 소오스는 모두 접지(V_ss)에 접속되어 있다. 그리고 행디코더(15)는 복수의 NOR게이트(14₁∼14_n)로 구성되는 바, 각 NOR게이트의 출력단이 각각 행디코더(15)의 복수의 출력단을 구성하고 있다. 또한, NOR게이트(14₁∼14_n)의 출력단에는 행선(12₁∼12_n)이 접속되고, 열선(13₁∼13_m)은 각각 열선선택용 MOS트랜지스터(16₁∼16_m)을 매개해서 감지증폭기(21)의 입력단자에 접속되며, 상기 열선택용 MOS트랜지스터(16₁∼16_m)의 게이트는 열디코더(19)의 복수의 출력단에 접속되어 있는 복수의 열선선택선(18₁∼18_m)중 대응되는 것에 접속되어 있다.

열디코더(19)는 복수의 NOR 게이트(17₁∼17_m)로 구성되는 바, 각 NOR게이트의 출력단이 각 열디코더(19)의 복수의 출력단을 구성하고 있다. 또한, NOR게이트(17₁∼17_m)의 출력단에는 열선선택선(18₁∼18_m)이 접속되고, 열선(13₁∼13_m)은 메모리셀(11₁∼11_nm)이 접속되어 있는 측으로부터 열선선택용 트랜지스터(16₁∼16_m)를 매개한 측으로 공통접속되어 감지증폭기(21)의 입력단자에 접속된다.

그리고, 행디코더(15)의 출력단인 행선(12₁∼12_n)에는 각각 불량행선 검출회로(21₁∼24_n)가 접속되고, 이 불량행선 검출회로(21₁∼24_n)의 각각은 한쪽 입력단자가 대응되는 행선(12₁∼12_n)에 접속된 AND게이트(25)와, 이 AND게이트(25)의 다른쪽 입력단자와 전원전위(V_cc)사이에 삽입된 부하저항(26), 상기 AND게이트(25)의 다른쪽 입력단자와 접지(V_ss)사이에 삽입된 예컨대 폴리실리콘으로 이루어진 퓨즈(27)로 구성된다. 여기서는 AND게이트(25)의 출력단자가 검출회로의 출력단자를 구성하고 있다.

한편, 열디코더(19)의 출력단인 열선선택선(18₁∼18_m)에는 각각 불량열선 검출회로(29₁∼29_m)가 접속되는데, 이 불량열선 검출회로(29₁∼29_m)는 상술한 불량행선 검출회로(24₁∼24_n)와 실질적으로 동일한 구성으로 되어 있으나, 상술한 불량행선 검출회로(24₁∼24_n)에 있어서는 AND게이트(25)의 한쪽입력단자가 행선(12₁∼12_n)에 접속되어 있지만 불량열선 검출회로(29₁∼29_m)는 열선선택선(18₁∼18_m)에 접속되어 있는 점이 다르다.

불량행선 검출회로(24₁∼24_n)의 출력단자는 공통접속되어 AND게이트(52)의 한쪽 입력단자에 접속되는 한편 불량열선 검출회로(29₁∼29_m)의 출력단자는 공통접속되어 AND게이트(52)의 다른쪽 입력단자에 접속되며, AND게이트(52)의 출력단자는 배타적 OR게이트(22)의 한쪽 입력단자에 접속되는 반면에 배타적 OR게이트(22)의 다른쪽 입력단자는 감지증폭기(21)의 출력단자에 접속되어 감지증폭기(21)에서 검출된 데이터를 받아들이게 된다. 그리고, 배타적 OR게이트(22)의 출력단자는 출력버퍼(23)의 입력단자에 접속되어 있으므로 출력버퍼(23)의 출력단자에서 데이터를 얻을 수 있게 되는 것이다.

이와 같은 구성으로 된 반도체 기억장치에 있어서, 제품완성후 불량셀의 검출이 행해지게 되는 바, 불량셀의 검출은 공지의 방법에 의해 예컨대 소정의 어드레스신호를 인가함으로써 독출된 데이터가 옳은지 옳지 않은지를 조사하게 되고, 그에 따라 정상셀인지 불량셀인지를 판별하게 되는 것이다.

여기서, 이 판별수단은 본 발명의 실실적인 부분이 아니라 그 설명은 생략하기로 한다. 그리고 불량셀이 존재하는 행선에 접속되어 있는 검출회로의 퓨즈는 레이져조사와 대전류통전들과 같은 공지의 방법에 의해 절단되게 되는데, 이 절단수단도 본 발명의 실질적인 부분이 아니라 그 설명은 생략하기로 한다. 이와 같이 퓨즈가 절단됨으로써 검출회로에는 그것에 접속된 행선에 불량셀이 존재하는 것이 등록, 즉 프로그램되게 된다. 또, 이러한 절단은 행선 그 자체의 불량, 예컨대 단절을 등록하기도 하는데, 이때 불량셀이 존재하는 열선을 선택하는 열선택선에 접속되어 있는 검출회로의 퓨즈도 공지의 방법에 의해 절단되게 된다. 이와 같이 퓨즈가 절단됨으로써 검출회로에는 그것에 접속되는 열선에 불량셀이 존재하는 것이 등록, 즉 프로그램되게 된다. 또, 이러한 절단은 열선 그 자체의 불량, 예컨대 단절을 등록하기도 한다.

이상과 같은 구성으로 된 ROM 장치의 동작을 설명하면 다음과 같다.

예컨대 행선(12₁)과 열선(13₁)에 접속되어 있는 메모리셀(11₁₁)이 불량셀이라고 가정하자, 이 경우, 행선(12₁)에 접속되어 있는 불량행선 검출회로(24₁)에 있어서 퓨즈(27)가 장치검사시에 미리 절단되게 되고, 열선(13₁)에 접속되어 있는 불량열선 검출회로(29₁)에 있어서의 퓨즈(도시되지 않음)도 검사시에 미리 절단되게 된다.

지금, 메모리셀(11₁₁)이 행디코더(15) 및 열디코더(19)로의 어드레스신호에 의해 지정되게 되면, 행디코더(15)는 행선(12₁)을 "1"레벨로 이네이블시키게 되는데, 이러한 "1"레벨신호는 검출회로(24₁)의 AND게이트(25)의 한쪽 입력단자에 입력되는 반면에 AND게이트(25)의 다른쪽 입력단자에는 검출회로(24₁)에 있어서의 퓨즈(27)가 미리 절단되어 있으므로 부하저항(26)을 매개로 해서"1"레벨 신호[전원전위(V_cc)]가 입력 되게 된다. 따라서, 행선(12₁)이 이네이블되면 AND게이트(25)의 입력은 공히 "1"레벨로 되므로 그 출력신호는 "1"레벨로 되게된다. 이러한 "1"레벨 출력은 불량회로의 출력을 나타내는 바, AND게이트(52)의 한쪽 입력단자로 입력되게 된다.

이때, 퓨즈가 절단되지 않은 다른 불량행선 검출회로에 있어서는, 그들 회로에서의 AND게이트의 한쪽 입력단자가 퓨즈를 매개로 "0"레벨(접지)에 접속되어 있기 때문에, 그들 검출회로에 접속되어 있는 행선의 "1"또는 "0"레벨에 관계없이 그 출력은 "0"레벨이다.

여기서는 메모리셀(11₁₁)이 지정되어 있기 때문에 열디코더(19)에 의해 열선선택선(18₁)이 "1"레벨로 이네이블되게 된다. 따라서 불량행선 검출회로(12₁)에 대해 상술한 것과 마찬가지로 동작함으로써 열선선택선(18₁)에 접속되어 있는 불량열선 검출회로(29₁)의 출력신호는 "1"레벨로 된다. 이러한 "1"레벨출력은 AND게이트(52)의 다른쪽 입력단자에 입력된다. 따라서, AND 게이트(52)는 "1"레벨신호를 출력하게 되고, 이 "1"레벨출력이 배타적 OR게이트(22)의 한쪽 입력단자로 입력되게 된다.

이때 행선(12₁)이 열선(13₁)이 이네이블됨으로써 불량셀인 메모리셀(11₁₁)에서의 에러데이터가 감지증폭기(21)에 의해 검출되고, 이러한 에러데이터는 배타적 OR게이트(22)의 다른쪽 입력단자로 입력되는데, 여기서는 배타적 OR게이트(22)의 한쪽 입력이 "1"레벨이기 때문에 에러데이터의 레벨은 반전되어 출력되는바, 올바른 데이터로 정정되게 된다. 이러한 반전데이터는 출력버퍼(23)를 통해 출력되게 된다.

이상과 같이 해서 불량셀이 구제되게 되는 것이다.

반면에, 정상셀을 선택하는 어드레스신호가 입력되는 경우에는 이 정상셀이 접속되어 있는 불량행선 검출회로의 불량열선 검출회로의 출력레벨이 동시에 "1"레벨로 되지는 않게된다. 그 때문에 AND게이트(52)의 출력은 "0"레벨로 되므로 감지증폭기(21)에 의해 독출된 데이터는 그 레벨이 반전되지 않고 그대로의 논리레벨로서 출력버퍼(23)를 통해 출력되게 되는 것이다.

한편, 상기 실시예에서는 메모리셀(11₁₁)이 불량셀인 경우에 대해 설명했지만, 메모리셀(11₁₁)과 동일 행선에 접속된 메모리셀(11₁₂)도 불량셀인 경우에는 이 메모리셀(11₁₂)이 접속되어 있는 열선(12₂)을 선택하는 열선선택선(18₂)에 접속되어 있는 불량열산 검출회로(29₂)에서의 퓨즈도 절단되게 된다. 이와 같이 불량열선 검출회로(29₂)를 프로그램함으로써 불량셀(11₁₂)이 지정되는 경우에는 불량행선 검출회로(24₁)의 출력과 불량열선 검출회로(29₂)의 출력이 동시에 "1"레벨로 되게 된다. 그에 따라 상술한 동작설명에서 밝혀진 바와 같이 감지증폭기(22)에 의해 불량셀(11₁₂)로부터 독출된 에러데이터는 배타적 OR게이트(22)에 의해 레벨반전되어 올바른 데이터로 정정되게 된다.

이상에서 알 수 있는 바와 같이 각 행선에 있어서는 그것에 접속되어 있는 메모리셀이 전부 불량셀인 경우에도 그 행선에 접속되어 있는 검출회로의 퓨즈를 절단하는 것만으로 행선의 모든 셀의 불량을 검출할 수 있게 된다. 동일 열선에 접속되어 있는 메모리셀에 대해서도 마찬가지이다. 즉, 메모리셀(11₁₁)과 동일 열선(13₁)에 접속된 다른 메모리셀(11₂₁)도 불량셀인 경우에는 이 메모리셀(11₂₁)이 접속되어 있는 행선(12₂)에 접속되어 있는 불량행선 검출회로(24₂)에서의 퓨즈를 절단하게 된다. 이와 같이 불량행선 검출회로(24₂)를 프로그램함으로써 불량셀(11₂₁)이 지정되는 경우에는 불량행선 검출회로(24₂)의 출력 및 불량열선 검출회로(29₁)의 출력이 동시에"1"레벨로 된다. 그에 따라서, 술한 동작설명에서 밝혀진 바와 같이 감지증폭기(21)에 의해 불량셀(11₂₁)로부터 독출된 에러데이터는 배타적 OR게이트(22)에 의해 레벨반전되어 올바른 데이터로 정정되게 된다.

이상에서 알 수 있는 바와 같이 열선에 있어서는 그것에 접속되어 있는 메모리셀이 전부 불량셀인 경우에도 그 열선을 선택하는 열선선택선에 접속되어 있는 불량열선 검출회로에서의 퓨즈를 절단하는 것만으로 모든 셀의 불량을 검출할 수 있게 된다.

상기 불량행선 및 불량열선 검출회로(24₁∼24_n, 29₁∼29_m)를 설치함에 따른 칩사이즈의 증대는 2∼3%로 근소하게 된다. 또한, 감지증폭기(21)에 의해 독출된 데이터가 배타적 OR게이트(22)를 통해 출력버퍼(23)로 입력되는데 걸리는 시간이 상당히 짧으므로 억세스시간도 짧아지게 된다. 따라서 고속동작이 가능하게 되는 것이다.

제2도는 본 발명의 제2실시예를 나타낸 도면으로, 제2실시예에서는 제1도의 실시예에서의 불량행선 및 불량열선 검출회로(24₁∼24_n, 29₁∼29_m)내에 있는 AND게이트(25)가 NAND게이트(62)로 변경되고, AND게이트(52)가 NOR게이트(72)로 변경되어 있을 뿐 그외의 다른 구성은 실질적으로 동일하므로 동일한 부분에는 동일한 참조부호를 붙이되 상세한 설명은 생략하기로 한다.

본 실시예에서는 메모리셀(11₁₁)이 지정되고 이 메모리셀(11₁₁)이 불량셀이라고 가정하면 불량행선 및 불량열선 검출회로(24₁, 29₁)의 출력이 동시에 "0"레벨로 되며, 이 "0"레벨출력은 NOR게이트(72)의 한쪽 입력단자에 입력된다. 그에 따라, NOR게이트(72)의 출력이 "1"레벨로 되고, 이 "1"레벨출력은 배타적 OR게이트(22)의 한쪽 입력단자에 공급되게 된다. 따라서, 상술한 동작설명에서 밝혀진 바와 같이 감지증폭기(21)에 의해 불량메모리셀(11₁₁)로부터 독출된 에러데이터는 배타적 OR게이트(22)에 의해 레벨반전되어 올바른 데이터로 정정되게 되고, 이 올바른 데이터는 출력버퍼(23)를 통해 출력되게 된다.

따라서, 상기 제2실시예의 경우에도 제1도에 도시된 제1실시예와 마찬가지의 효과를 얻을 수 있게 된다.

제3도는 본 발명의 제3실시예를 나타낸 도면으로, 제3실시예에서는 행디코더(15)가 4개의 행디코더(15₁∼15₄)로 분할되어 있다. 여기서, 행디코더(15)는 NOR게이트(14₁∼14₁)로 구성되고, 행디코더(15₂)는 도시되지 않은 NOR게이트(14₁₊₁∼14₂₁)로 구성되며, 행디코더(15₃, 15₄)도 마찬가지로 구성되므로 그 상세한 회로는 생략하기로 한다.

그리고, 열디코더(19)도 마찬가지로 4개의 열디코더(19₁∼19₄)로 분할되어 있다. 여기서, 열디코더(19₁)는 NOR게이트(17_i∼17_j)로 구성되고, 열디코더(19₂)는 도시되지 않은 NOR게이트(17_j+1∼17_2j)로 구성되며, 열디코더(19₃, 19₄)도 마찬가지로 구성되므로 그 상세한 회로는 생략하기로 한다.

또, 불량열선 검출회로(24₁∼24_m)도 행디코더(15)의 분할에 대응되게 설치되어 4개의 불량열선 검출회로군(28₁∼28₄)을 구성하게 된다. 여기서, 불량행선 검출회로군(28₁)은 불량행선 검출회로(24₁∼24₁)로 구성되고, 검출회로군(28₂)은 도시되지 않은 불량행선 검출회로(24₁₊₁∼24₂₁)로 구성되며, 검출회로군(28₃, 28₄)에 대해서도 마찬가지로 구성되므로 그 상세한 회로는 생략하기로 한다.

또한, 불량열선 검출회로(29₁∼28_n)에 대해서도 마찬가지로 열디코더(19)의 분할에 대응되게 설치되어 4개의 불량열선 검출회로군(30₁∼30₄)을 구성하게 된다. 여기서, 불량열선 검출회로군(30₁)은 불량열선 검출회로(29₁∼29₁)로 구성되고, 불량열선 검출회로군(30₂)은 도시되지 않은 불량열선 검출회로(29_j+1∼29_2j)로 구성되며, 불량열선 검출회로군(30₃, 30₄)에 대해서도 마찬가지이므로 그 상세한 구성은 생략하기로 한다.

각 불량행선 검출회로(24₁∼24_m)는 상술한 바와 같이 한쪽의 입력단자가 대응하는 행선에 접속된 AND게이트(25)와, 상기 AND게이트(25)의 다른쪽 입력단자와 전원전위(V_cc)사이에 삽입된 부하저항(26) 및 상기 AND게이트(25)의 다른쪽 입력단자와 접지(V_ss)사이에 삽입된 퓨즈(27)로 구성되어 있다.

각 불량행선 검출회로(28₁∼28₄)을 구성하는 검출회로는 그 출력단자가 공통접속되어 있다. 즉, 불량행선 검출회로군(28₁)을 구성하는 불량행선 검출회로(24₁∼24₁)의 출력단자가 공통접속되어 있고, 불량행선 검출회로군(28₂)을 구성하는 도시되지 않은 불량행선 검출회로(24₁₊₁∼24₂₁)도 그들의 출력단자가 공통접속되어 있으며, 그외의 불량행선 검출회로군(28₃, 28₄)에 대해서도 도시되지는 않았지만 마찬가지로 그들 검출회로군(28₃, 28₄)을 구성하는 불량행선 검출회로가 각각 공통접속되어 있다.

각 불량열선 검출회로군(30₁∼30₄)에 대해서도 마찬가지이다. 즉, 불량열선 검출회로군(30₁)을 구성하는 불량열선 검출회로(29₁∼29₁)의 출력단자가 공통접속되어 있고, 불량열선 검출회로군(30₂)을 구성하는 도시되지 않은 불량열선 검출회로(29_j+1∼29_2j)도 그들의 출력단자가 공통접속되어 있으며, 그외의 불량열선 검출회로군(30₃, 30₄)에 대해서도 마찬가지로 도시되지는 않았지만 그들 검출회로군(30₃, 30₄)을 구성하는 불량열선 검출회로가 각각 공통접속되어 있다.

불량열선 검출회로군(28₁∼28₄) 및 불량열선 검출회로군(30₁∼30₄)의 출력단자는 열군 선택회로(31₁∼31₄; 불량셀 선택회로)에 접속되는 바, 각 열군 선택회로(31₁∼31₄)는 3입력-AND게이트(32∼35)와 예컨대 폴리실리콘으로 이루어진 퓨즈(36∼39) 및 부하저항(40∼43)으로 구성된다.

각 열군 선택회로(31₁∼31₄)에 있어서, AND게이트(32∼35)의 제1입력단자에는 일단이 각각 전원전위(V_cc)에 접속된 부하저항(40∼43)의 다른단이 접속됨과 더불어 일단이 각각 접지(Vss)에 접속된 퓨즈(37∼39)의 다른단이 각각 접속된다. 상기 열군 선택회로(31₁)의 AND게이트(32∼35)의 제2입력단자에는 불량행선 검출회로군(28₁)의 출력단자가 접속되고, 이 열군 선택회로(31₁)의 AND게이트(32∼35)의 제3입력단자에는 불량열선 검출회로군(30₁∼30₄)의 출력단자가 각각 접속되어 있다.

또, 열군 선택회로(31₂)의 AND게이트(32∼35)의 제2입력단자에는 불량행선 검출회로군(28₂)의 출력단자가 접속되고, 이 열군 선택회로(31₂)의 AND게이트(32∼35)의 제3입력단자에는 불량열선 검출회로군(30₁∼30₄)의 출력단자가 각각 접속되어 있다.

또한, 열군 선택회로(31₃)의 AND게이트(32∼35)의 제2입력단자에는 불량행선 검출회로군(28₃)의 출력단자가 접속되고, 이 열군 선택회로(31₃)의 AND게이트(32∼35)의 제3입력단자에는 불량열선 검출회로군(30₁∼3₄)의 출력단자가 각각 접속되어 있다.

마찬가지로 열군 선택회로(31₄)의 AND게이트(32~35)의 제2입력단자에는 불량행선 검출회로군(28₄)의 출력단자가 접속되고, 이 열군 선택회로(31₄)의 AND게이트(32~35)의 제3입력단자에는 불량열선 검출회로군(30₁~30₄)의 출력단자가 각각 접속되어 있다.

즉, 열군 선택회로(31₁∼31₄)전체의 AND게이트(32∼35)의 출력단자는 공통으로 접속되어 있다. 이 공통 접속점(44)은 한쪽 입력단자가 감지증폭기(21)에 의해 검출된 데이터를 공급받는 배타적 OR게이트(22)의 다른쪽 입력단자에 접속되어 있으므로, 공통접속점(44)의 신호가 다른쪽 입력단자에도 공급되게 된다.

상기와 같이 구성된 반도체 기억장치의 동작에 대해 기술하면, 예컨대 행선(12₁)과 열선(13₁)의 교점에 배치되어있는 메모리셀(11₁₁)이 불량셀인 경우, 행선(12₁)에 접속되어 있는 불량행선 검출회로군(28₁)의 불량행선 검출회로(24₁)내의 퓨즈(27) 및 열선(13₁)에 접속되어 있는 불량행선 검출회로군(30₁)의 불량열선 검출회로(29₁)내의 도시되지 않은 퓨즈가 장치의 양부검사(良否檢査)시에 전달되게 된다. 또한, 열군 선택회로(30₁)에 있어서, 불량행선 검출회로군(28₁) 및 불량열선 검출회로군(30₁) 각각의 출력이 공급되는 AND게이트(32)에 접속된 퓨즈(36)도 장치의 양부검사시에 절단되게 된다.

퓨즈(27)가 상기한 바와 같이 절단됨으로써, 즉 프로그램됨으로써 행디코더(15₁) 및 열디코더(19₁)에 의해 불량셀(11₁₁)로부터 에러데이터가 독출될때 불량행선 및 불량열선 검출회로군(28₁, 30₁)의 논리출력은 동시에 "1"레벨로 된다. 이 불량행선 및 불량열선 검출회로군(28₁, 30₁)의 출력이 공급되는 열군 선택회로(36₁)에서의 퓨즈(36)가 상술한 바와 같이 절단되어 있기 때문에, 열군 선택회로(31₁)내의 AND게이트(32)의 제1입력단자는 부하저항(40)에 의해 "1"레벨로 설정되게 된다. 이 때문에 불량셀(11₁₁)이 선택되면 상기 열군 선택회로(31₁)내의 AND게이트(32)의 출력은 "1"레벨로 되고, 이 "1"레벨출력이 배타적 OR게이트(22)의 다른쪽 입력단자로 공급되게 된다. 따라서, 감지증폭기(21)에 의해 검출된 불량셀(11₁₁)의 에러데이터는 배타적 OR게이트(22)에 의해 레벨반전되어 올바른 데이터로 정정되고, 이렇게 정정된 데이터는 출력버퍼(23)를 통해 출력되게 된다.

한편, 정상셀이 지정된 경우에는 열군 선택회로(31₁∼31₄)의 출력이 "0"레벨로 되고, 그에 따라 감지증폭기(21)에 의해 검출된 데이터가 그대로의 논리레벨로서 배타적 OR게이트(22)를 통과하여 출력버퍼(23)를 통해 출력되게 된다.

따라서, 제3도에 도시된 제3실시예에 따른 반도체 기억장치에 의하면, 불량행선 검출회로군(28₁~28₄)혹은 불량열선 검출회로군(30₁∼30₄)의 수와 동수의 불량셀을 구제할 수 있고, 다른 행선 혹은 다른 열선에 접속되어 있는 임의의 어드레스에서의 불량셀도 구제할 수 있게 된다. 또한, 패리티비트를 사용하는 에러코드 정정방식(ECC 方式)과 다르므로 패리티비트기억용 메모리셀이 필요치 않게 된다. 이 때문에 데이터정정기능용 회로를 부가시키는 것에 따른 칩사이즈의 증대는 에러코드 정정방식에 비해 충분히 작아지게 된다.

더욱이, 데이터를 독출할때마다 연산회로를 동작시킬 필요가 없으므로 억세스시간을 길게 할 필요가 없다. 또, 1개의 불량셀의 구제에 대해서 3개의 퓨즈만을 절단하도록 되어 있기 때문에 구제기능을 갖추는데 필요한 작업 및 시간이 종래의 것에 비해 대폭적으로 단축되게 된다.

제4도는 본 발명의 제4실시예를 나타낸 도면으로, 제4실시예에서는 제3도의 제3실시예에서의 불량행선 및 불량열선 검출회로(24₁∼24_n, 29₁∼29_m)의 AND게이트(25)가 NAND게이트(82)로 변경되고, 열군 선택회로(31₁∼31₄)의 AND게이트(32∼35)가 NOR 게이트(92∼95)로 변경되어 있을뿐 그외의 다른 구성은 실질적으로 동일하므로 동일한 부분에는 동일한 참조부호를 붙이되 상세한 설명은 생략하기로 한다.

본 실시예에서는 메모리셀(11₁₁)이 지정되고 메모리셀(11₁₁)이 불량셀이라고 가정하면 불량행선 및 불량열선 검출회로(24₁, 29₁)의 출력이 동시에 "0"레벨로 되고, 이 "0"레벨 출력은 NOR게이트(92∼95)에 입력되게 된다. 그 때문에, 열군 선택회로(31₁∼31₄)의 출력이 "1"레벨로 되고, 이 "1"레벨 출력이 배타적 OR게이트(22)의 한쪽 입력단자에 입력되게 된다. 상술한 동작설명에서 밝혀진 바와 같이 감지증폭기(21)에 의해 불량메모리셀(11₁₁)로부터 독출된 에러데이터는 배타적 OR게이트(22)에 의해 레벨반전되어 올바른 데이터로 정정되게 되고, 이렇게 정정된 데이터는 출력버퍼(23)를 통해 출력되게 된다.

본 실시예의 경우에도 제3도에 도시된 제3실시예와 마찬가지의 효과를 얻을 수 있다.

이상과 같이 본 발명의 4개의 실시예를 나타냈지만, 본 발명은 상기 실시예에 한정되지 않고, 그 요지를 이탈하지 않은 범위내에서 여러가지로 변형해서 실시할 수 있다. 예컨대 제3도 내지 제4도의 실시예에 있어서는 행디코더(15) 및 열디코더(19)를 각각 4개의 군으로 분할했지만, 이것은 구제해야 할 불량셀의 소망수에 따라 임의의 갯수로 분할할 수가 있다.

[발명의 효과]

이상 설명한 바와 같이 본 발명에 의하면, 불량셀을 구제하기 위해 부가되는 회로에 따른 칩사이즈의 증대가 근소하게 되고, 더욱이 억세스시간이 단축되는 반도체기억장치를 제공할 수 있게 된다.

Claims

매트릭스형태로 배열된 복수의 메모리셀(11₁₁∼11_nm)로 이루어진 메모리셀어레이(10)와 행선(12₁∼12_n)을 선택하기 위한 행디코더(15), 열선(13₁∼13_m)을 선택하기 위한 열디코더(19) 및 선택된 메모리셀의 데이터를 검출하기 위한 감지수단(21)을 구비하고 있는 반도체 기억장치에 있어서, 불량셀이 포함된 행선을 검출하기 위해 프로그램되는 회로로서 상기 행디코더(!5)의 출력단자에 접속되는 불량행선 검출회로(24₁∼24_n)와, 불량셀이 포함된 열선을 검출하기 위해 프로그램되는 회로로서 상기 열디코더(19)의 출력단자에 접속되는 불량열선 검출회로(29₁∼29_m), 상기 불량행선 및 불량열선 검출회로(24₁∼24_n, 29₁∼29_m)의 출력신호의 논리값을 사용해서 불량셀을 검출하기 위해 상기 불량행선 및 불량열선 검출회로(24₁∼24_n, 29₁∼29_m)에 접속되어 상기 출력신호들을 받아들이는 불량셀 선택수단(52 ; 72 ; 31₁∼31₄) 및, 이 불량셀 선택수단(52 ; 72 ; 31₁∼31₄)의 출력신호의 논리값에 기초해서 상기 감지수단(21)에 의해 검출된 데이터의 논리값을 반전시키기 위해 상기 감지수단(21)과 상기 불량셀 선택수단(52 ; 72 ; 31₁∼31₄)에 접속되어 상기 출력신호들을 받아들이는 반전수단(22)을 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
제1항에 있어서, 상기 행디코더(15)는 각각 복수의 NOR게이트(14₁∼14₁)로 구성되는 복수의 행디코더군(15₁∼15₄)으로 분할되고, 상기 열디코더(19)는 각각의 복수의 NOR게이트(17_i∼17_j)로 구성되는 복수의 열디코더군(19₁∼19₄)으로 분할되며, 그 출력단자가 공통 접속되는 상기 불량행선 검출회로(24₁∼24_n)는 상기 행디코더군(19₁∼19₄)에 대응되게 설치되어 각각의 불량행선 검출회로군(28₁∼28₄)을 구성하고, 그 출력단자가 공통접속되는 상기 불량열선 검출회로(29₁∼29_m)는 상기 열디코더군(19₁∼19₄)에 대응되게 설치되어 각각의 불량열선 검출회로군(30₁∼30₄)을 구성하며, 상기 불량셀 선택수단(31₁∼31₄)은 선택된 행 및 열디코더군의 출력신호의 논리값을 사용해서 불량셀을 검출하기 위해 상기 행 및 열디코더군(15₁∼15₄, 19₁∼19₄)에 각각 접속되도록 된 것을 특징으로 하는 반도체 기억장치.