KR900005598B1 - Vtr pip의 스트로브 타이밍 가변회로 - Google Patents

Vtr pip의 스트로브 타이밍 가변회로 Download PDF

Info

Publication number
KR900005598B1
KR900005598B1 KR1019870012646A KR870012646A KR900005598B1 KR 900005598 B1 KR900005598 B1 KR 900005598B1 KR 1019870012646 A KR1019870012646 A KR 1019870012646A KR 870012646 A KR870012646 A KR 870012646A KR 900005598 B1 KR900005598 B1 KR 900005598B1
Authority
KR
South Korea
Prior art keywords
counter
strobe timing
output
multiplexer
vtr
Prior art date
Application number
KR1019870012646A
Other languages
English (en)
Other versions
KR890009189A (ko
Inventor
김용제
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019870012646A priority Critical patent/KR900005598B1/ko
Priority to JP63281141A priority patent/JP2525882B2/ja
Publication of KR890009189A publication Critical patent/KR890009189A/ko
Application granted granted Critical
Publication of KR900005598B1 publication Critical patent/KR900005598B1/ko
Priority to US07/789,794 priority patent/US5327244A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2625—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of images from a temporal image sequence, e.g. for a stroboscopic effect
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Studio Circuits (AREA)

Abstract

내용 없음.

Description

VTR PIP의 스트로브 타이밍 가변회로
제1도는 본 발명의 회로도.
제2도는 메모리 뱅크를 나타낸 도면.
제3도는 자화면의 표시위치를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 마이크로 컴퓨터 2,4,7 : 카운터
3 : 모듈로 - 4 카운터 및 논리부 5 : 디코어더
6 : 멀티플렉서 8 : 레지스터
9 : 메모리
본 발명는 VTR의 PIP 기능 수행시 스트로브 타이밍 가변회로에 관한 것이다.
종래에는 자화면 스트로브시 스트로브 타이밍이 고정되어 있기 때문에 사용자가 원하는 시간에 스트로브 타이밍을 가변시킬 수 없는 문제점이 있었다.
본 발명의 목적은 스트로브 타이밍을 각각 7단계로 증가 또는 감소시켜 사용자가 원하는 스트로브 타이밍을 선택할 수 있는 VTR PIP의 스트로브 타이밍 가변회로를 제공함에 있다.
이하에 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 회로도를 나타낸 것이다.
마이크로 컴퓨터(1)의 스트로브 타이밍 가변신호를 카운터(2,4,7)에 인가하여 카운터(2)를 디스에이블, 카운터(4,7)를 인에이블시키고, 마이크로 컴퓨터(1)의 출력신호를 카운터(7)의 클럭단자(CK3)에 인가하며, 자화면의 수직동기신호를 카운터(2,4)의 클럭단자(CK1,CK2) 및 레지스터(8)의 클럭단자(CK4)에 인가하도록 연결 구성하였다.
또한, 카운터(2)의 출력을 모듈로-4 카운터 및 논리부(3)를 통해 멀티플렉서(6)에 인가하고, 카운터(4,7)의 출력을 디코어더(5)를 통해 멀티플렉서(6)에 인가하며, 디코오더(5)의 출력을 카운터(4)의 클리어단자(CLR)에 인가하고 멀티플렉서(6)의 출력을 레지스터(8)를 통해 메모리(9)에 인가하도록 연결 구성하였다.
상기 구성된 본 발명의 스트로브 타이밍을 가변시키는 동작을 설명하면 다음과 같다.
제1도에 도시된 본 발명의 회로는 VTR이나 TV화면상에 4개의 자화면을 나타내기 위해 자화면의 스트로브 타이밍을 가변시키는 경우, 스트로브 타이밍을 증가하는 쪽으로 7단계, 감소하는 쪽으로 7단계로 각각 나누어 사용자가 원하는 스트로브 타이밍을 가변시키는 회로이다.
먼저, 일정한 간격으로 자화면을 스트로브하는 경우를 살펴보면, 4개의 자화면이 온될 때 일정시간마다 스트로브되는 디폴트(Default)스트로브 타이밍이 주워진다. 카운터(1)는 클럭단자(CK1)에 인가되는 자화면의 수직동기신호를 카운트하여 일정시간마다 "R"레벨의 펄스를 모듈로-4 카운터 및 논리부(3)에 출력한다. 모듈로-4 카운터 및 논리부(3)는 움직이는 자화면의 위치르 바꾸어 주도록 적당한 값을 선택하여 멀티플렉서(6)에 출력한다. 멀티플렉서(6)는 상기 모듈로-4 카운터 및 논리부(3)에 의해 선택된 값을 원하는 메모리(9)의 어드레스로 바꾸어 레지스터(8)에 저장한다.
레제스터(8)는 자화면의 수직동기신호의 폴링에지(Falling edge)에 동기되어 저장된 어드레스 값을 메모리(9)에 액세스한다.
제2도는 메모리 뱅크를 나타낸 도면이고 제3도는 자화면표시 위치를 나타낸 도면이다.
제3도의 위치(a)에 표시될 데이터는 제2도의 메모리 뱅크(A)에 기입 또는 독출되고, 위치(b)에 표시될 데이터는 뱅크(B), 위치(c) 및 (d)에 표시될 데이터는 뱅크(C,D)에 각각 기입 또는 독출된다. 따라서, 스트로브는 제3도의 위치(a)가 움직이는(Moving)화면, 위치(b),(c) 및 (d)가 정지(Still)화면 상태에서 위치(b)가 움직이는 화면, 위치(a),(c) 및 (d)가 정지화면으로 되고, 상기 상태에서 위치(c)는 움직이는 화면 위치(a),(b) 및 (d)는 정지화면으로 되고 계속해서 위치(d)가 움직이는 화면, 위치(a),(b) 및 (c)는 정지화면으로 된다. 즉, 위치(a)→위치(b)→위치(c)→위치(d)→위치(a)로 움직이는 화면이 이동되어 일정한 시간간격으로 계속 반복된다.
그러나, 스트로브 타이밍을 가변시키는 경우에는 마이크로 컴퓨터(1)에서 스트로브 타이밍 가변신호가 출력되어 카운터(2)는 디스에이블(Disable)되고, 카운터(4,7)는 인에이블(Enable)되어 동작한다. 카운터(7)는 업/다운 카운터로 스트로브 타이밍 증가신호가 인가되면 업 카운팅(Up Counting)하여 7단계의 신호중 한 신호를 디코오더(5)에 인가한다.
카운터(4)는 자화면 수직동기신호를 카운트하여 디코오더(5)에 인가하고, 디코오더(5)는 상기 카운터(4,7)의 입력을 디코딩하여 7단계 중 원하는 값을 멀티플렉서(6)에 인가한다. 멀티플렉서(6)는 디코오더(5)의 출력을 입력으로하여 원하는 메모리 뱅크(A-D)의 어드레스를 선택하여 레지스터(8)에 인가한다. 레지스터(8)는 자화면의 수직동기신호의 폴링에지에서 멀티플렉서(6)에서 선택된 메모리 뱅크(A-D)의 어드레스를 메모리(9)에 인가하여 원하는 뱅크를 액세스하므로써 데이터를 메모리(9)에 기입시킨다.
즉, 기입되는 뱅크에 해당되는 자화면은 움직이는 화면이 되고, 선택되지 않은 뱅크에 해당되는 자화면은 정지화면이 된다.
이때, 디코오더(5)의 출력은 카운터(4)의 클리어단자(CLR)에 인가되어 카운터(4)를 초기화시키므로써 카운터(4)는 새로운 값을 카운팅하게 된다.
상기한 바와 같이, 메모리 뱅크를 선택한 후 그 다음의 디코오더(5)출력이 멀티플렉서(6)에 인가되면, 멀티플렉서(6)는 디코오더(5)의 출력에 해당되는 새로운 메모리 뱅크를 선택하여 메모리(9)에 새로운 데이터를 기입하게 된다.
스트로브 타이밍을 감소시키는 경우에는 카운터(7)가 스트로브 타이밍 가변신호를 다운 카운팅(Down Counting)하여 상기와 같은 동작을 수행하게 된다. 스트로브 타이밍이 일정한 경우에서 처럼 움직이는 화면이 위치(a)→위치(b)→위치(c)→위치(d)로 순차적으로 이동하기 때문에 스트로브 기능을 수행할 수 있다.
본 발명에 따르면 스트로브 타이밍이 고정되어 사용자 임의대로 스트로브 타이밍을 가변시킬 수 없었던 종래의 문제점을 해결하여, 사용자가 원하는 스트로브 타이밍을 임의로 조정할 수 있으므로 사용자의 욕구를 충족시켜 제품에 대한 부가가치를 높일 수 있다.

Claims (1)

  1. VTR의 PIP 기능을 수행하는데 있어서, 마이크로 컴퓨터(1)의 스트로브 타이밍 가변신호를 카운터(2,4,7)에 인가하고, 자화면 수직동기신호를 카운터(2,4)의 클럭단자(CK1,CK2)와 레지스터(8)의 클럭단자(CK4)에 각각 인가하며, 마이크로 컴퓨터(1)의 출력신호를 카운터의 클럭단자(CK3)에 인가하고, 카운터(2)의 출력을 모듈로-4 카운터 및 논리부(3)를 통해 멀티플렉서(6)에 연결하며, 카운터(4,7)의 출력이 인가되는 디코오더(5)의 출력을 멀티플렉서(6)와 카운터(4)의 클리어단자(CLR)에 각각 연결하고, 멀티플렉서(6)의 출력을 레지스터(8)를 통해 메모리(9)에 연결하는 것을 특징으로 하는 VTR PIP의 스트로브 타이밍 가변회로.
KR1019870012646A 1987-11-10 1987-11-10 Vtr pip의 스트로브 타이밍 가변회로 KR900005598B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019870012646A KR900005598B1 (ko) 1987-11-10 1987-11-10 Vtr pip의 스트로브 타이밍 가변회로
JP63281141A JP2525882B2 (ja) 1987-11-10 1988-11-07 Ｖｔｒ ｐｉｐのストロ―ブタイミング可変回路を有するｐｉｐ表示装置
US07/789,794 US5327244A (en) 1987-11-10 1991-11-12 Strobe timing control circuit for use in video tape recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870012646A KR900005598B1 (ko) 1987-11-10 1987-11-10 Vtr pip의 스트로브 타이밍 가변회로

Publications (2)

Publication Number Publication Date
KR890009189A KR890009189A (ko) 1989-07-13
KR900005598B1 true KR900005598B1 (ko) 1990-07-31

Family

ID=19265914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870012646A KR900005598B1 (ko) 1987-11-10 1987-11-10 Vtr pip의 스트로브 타이밍 가변회로

Country Status (2)

Country Link
JP (1) JP2525882B2 (ko)
KR (1) KR900005598B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61277275A (ja) * 1985-05-31 1986-12-08 Nec Home Electronics Ltd 画像表示装置

Also Published As

Publication number Publication date
KR890009189A (ko) 1989-07-13
JPH01160185A (ja) 1989-06-23
JP2525882B2 (ja) 1996-08-21

Similar Documents

Publication Publication Date Title
US5068731A (en) Video image enlargement and reduction system and method
KR900005598B1 (ko) Vtr pip의 스트로브 타이밍 가변회로
US5327244A (en) Strobe timing control circuit for use in video tape recorder
KR890007092Y1 (ko) 영상 메모리용 디램의 리프레쉬 장치
KR100232028B1 (ko) 모자이크 효과 발생 장치
KR900019487A (ko) 위상 고정 부반송파 재생기
JP2712452B2 (ja) 情報出力装置
KR940008449A (ko) 다중분할화면을 이용한 채널검색방법 및 장치
SU1658204A1 (ru) Устройство дл отображени информации на экране телевизионного приемника
JPH06124586A (ja) 半導体記憶装置
JP3388033B2 (ja) 表示制御装置
KR910009313Y1 (ko) 스트로보 기능 수행회로
SU1481845A1 (ru) Устройство дл отображени информации на экране цифрового диспле
SU1515157A1 (ru) Устройство дл отображени информации на экране телевизионного индикатора
SU982075A1 (ru) Устройство дл вывода символьной информации на телевизионный экран
SU1474726A1 (ru) Устройство дл формировани видеосигнала
JPS5961880A (ja) フイ−ルドメモリ読み出し制御回路
JP3470925B2 (ja) 表示装置
JP3061512B2 (ja) オンスクリーンキャラクター表示装置
JPS63221387A (ja) スム−ズスクロ−ル方式
JPH05165451A (ja) 表示制御回路
JPS62235689A (ja) ビデオｒａｍの表示開始位置制御回路
JPS6367083A (ja) 映像縮小表示回路
JPS54109331A (en) Character display unit
KR890005605A (ko) 영상장치에서의 스크로울, 팬닝회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020628

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee