KR900005590B1 - Ulternating display method at random section - Google Patents
Ulternating display method at random section Download PDFInfo
- Publication number
- KR900005590B1 KR900005590B1 KR1019850009463A KR850009463A KR900005590B1 KR 900005590 B1 KR900005590 B1 KR 900005590B1 KR 1019850009463 A KR1019850009463 A KR 1019850009463A KR 850009463 A KR850009463 A KR 850009463A KR 900005590 B1 KR900005590 B1 KR 900005590B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- stored
- multiplexer
- address
- microprocessor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Controls And Circuits For Display Device (AREA)
- Studio Circuits (AREA)
- Digital Computer Display Output (AREA)
Abstract
Description
제1도는 본 발명의 회로도.1 is a circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 마이크로 프로세서 2 : CRT 콘트롤러1: microprocessor 2: CRT controller
3,11 : 멀티플렉서 4,5 : 버퍼 1,23,11: multiplexer 4,5:
7,9 : 레지스터 1,2 8,10 : 비교기 1,27,9:
6 : 램 12 : 캐랙터발생롬6
13 : 쉬프트레지스터 A1: 앤드게이트13: shift register A 1 : endgate
I1: 인버터I 1 : Inverter
본 발명은 임의구간 반전 표시방법에 관한 것으로 설정된 범위내의 구간에서 표시되는 상태 신호가 인의적으로 반전되게 한 것이다. 일반적인 모니터(CRT)에서 디스플레이시 비데오램의 용량을 줄이기 위하여 문자나 도형에 대한 정보가 이미 설정되어 있는 캐랙터발생롬을 사용하고 있기 때문에 설정된 문자 및 도형을 반전시킬 때에는 편리하나 해당되는 문자 및 도형이 없는 상태 신호에 대하여는 반전시킬 수 없는 단점이 있으며 이를 소프트웨어적으로 처리하고자 할 때에는 많은 램의 용량을 찾이할 뿐 아니라 처리 속도가 늦어지는 원인이 되는 것이었다.The present invention relates to an arbitrary section inversion display method, which causes a state signal displayed in a section within a set range to be inverted artificially. In order to reduce the capacity of the video when displaying on a general monitor (CRT), because the character generation ROM is already set up for information on characters or figures, it is convenient when inverting the set characters and figures. There is a drawback that you can't invert the missing status signal, and when you want to process it by software, you find the capacity of a lot of RAM and cause the processing speed to be slow.
본 발명은 이와 같은 점을 감안하여 설정되는 임의 구간의 어드레스를 비교하여 일정 범위내에 인가되는 상태 신호를 반전시킬 수 있는 임의구간 반전표시 방법을 제공하고자 하는 것으로 램에 저장된 정보상태 신호가 멀티플렉서를 통하여 마이크로 프로세서 및 CRT 콘트롤러에서 제어되어 캐랙터발생롬에 저장된 이메지를 출력시키는 방법에 있어서 버퍼 2에서 레지스터 1,2에 시작번지 및 끝 번지를 저장하여 비교기 1,2로 설정된 범위의 상태 신호가 앤드게이트를 통하여 인버터와 연결된 멀티플렉서가 제어되게 한 것이다. 이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.SUMMARY OF THE INVENTION In view of the above, an object of the present invention is to provide a method of inverting an arbitrary section in which a state signal applied within a predetermined range can be inverted by comparing an address of an arbitrary section set. In the method of controlling the microprocessor and the CRT controller and outputting the image stored in the character generator ROM, the start address and the end address are stored in the
램(6)에 저장된 상태 신호가 멀티플렉서(3)를 통하여 마이크로 프로세서(1) 및 CRT 콘트롤러(2)에 인가되게 구성시키고 마이크로 프로세서(1)의 제어신호가 버퍼 1(5)을 통하여 캐랙터발생롬(12)에서 해당되는 이미지 신호를 검출하여 쉬프트레지스터(13)로 출력되게 구성시킨다. 그리고 버퍼 2(4)에 인가되는 어드레스 상태 신호가 레지스터 1,2(7)(9)에 인가되게 구성시켜 비교기 1,2(8)(10)를 제어하게 구성한 후 앤드게이트(A1)의 출력이 멀티플렉서(11)를 제어하게 구성시켜 인버터(I1)를 통하여 인가되는 쉬프트레지스터(13)의 출력과 직접 인가되는 상태 신호가 모니터에 인가되게 구성한 것이다.The state signal stored in the RAM 6 is configured to be applied to the microprocessor 1 and the
먼저 기존의 방법에 의하여 반전되는 출력을 나타내는 것을 살펴보면 캐랙터발생롬(12)에서 반전된 이메지를 출력시키고자 할 때에 램(6)에 저장된 상태 신호가 멀티플렉서(3)를 통하여 마이크로 프로세서(1)에 인가되고 마이크로 프로세서(1)에서 버터 1(5)에 인가시켜 캐랙터발생롬(12)에서 버퍼 1(5)에 인가되는 상태 신호와 대응되는 이메지 상태 신호를 쉬프트레지스터(13)로 출력되는 것으로 멀티플렉서(3)를 통하여 램(6)에 저장된 상태 신호가 마이크로 프로세서(1)에 인가될 때에 CRT 콘트롤러(2)를 제어하여 모니터에 인가되며 이때에 쉬프트레지스터(13)의 출력이 모니터에 나타내게 한 것이다.First, the present invention shows that the output is inverted by the conventional method. When the inverted image is output from the
따라서 캐랙터발생롬(12)에는 문자 및 도형에 대한 반전된 이메지 데이타가 미리 설정되어야 하기 때문에 캐랙터발생롬(12)의 용량만 커지게 될 뿐 아니라 설정되지 아니한 문자 및 도형은 반전시킬 수가 없는 것이었다. 그러나 본 발명은 램(6)에 저장된 데이타 신호가 멀티플렉서(3)를 통하여 마이크로 프로세서(1)에 인가되면 버퍼 1,2(5)(4)에 저장되게 되고 버퍼 1(5)에 저장된 상태 신호는 캐랙터발생롬(12)에서 그에 대응하는 이메지 신호를 출력시켜 쉬프트레지스터(13)로 출력되는 것으로 이때에 인버터(I1)를 통하여 반전된 이메지 신호와 직접 입력되는 출력신호가 멀티플렉서(11)에 인가되게 된다. 따라서 문자나 도형에 대하여 별도로 반전되는 이메지 신호를 캐랙터발생롬(12)에 설정할 필요가 없어 캐랙터발생롬(12)의 용량을 크게 줄일 수 있는 효과가 있으며 버퍼 2(4)에 저장된 데이타 신호로서 상위 레지스터 1(7)에는 반전되는 신호의 시작 번지가 저장되고 하위 레지스터 2에는 반전되는 신호의 마지막 번지가 저장되게 된 후 비교기 1,2(8)(10)를 제어하게 된다.Therefore, since the inverted image data of characters and figures must be set in advance in the
그후 램(6)에 저장된 출력데이타 신호는 비교기 1,2(8)(10)에서 비교하여 설정되는 임의 구간에서의 상태 신호가 앤드게이트(A1)를 통하여 멀티플렉서(11)에 인가되므로 반전 구간내에서는 인버터(I1)에서 반전된 상태 신호가 모니터로 출력되고 설정되는 임의 구간내의 데이타 신호는 쉬프트레지스터(13)에서 직접 멀티플렉서(11)를 통하여 출력되므로 정상적인 화상이 모니터로 출력되게 된다.After that, the output data signal stored in the RAM 6 is applied to the multiplexer 11 through the AND gate A 1 in a state signal in an arbitrary period set by comparison in the comparators 1,2 (8) and 10. In this case, the inverted state signal from the inverter I 1 is output to the monitor, and the data signal in a predetermined section is output through the multiplexer 11 directly from the
이상에서와 같이 본 발명은 설정되는 임의 구간을 반전시킬 때에 각각의 상하위 레지스터 1,2에 시작 및 끝 번지에 해당되는 어드레스 신호를 저장시킨 후 비교기 1,2에서 설정되는 구간에 대하여 멀티플렉서를 제어하여 반전된 신호를 출력시킬 수가 있는 것으로 각각의 캐랙터에 대하여 별도로 반전되는 이메지 패턴을 캐랙터발생롬에 저장하지 않아도 원하는 반전 신호를 손쉽게 얻을 수 있는 효과가 있는 것이다.As described above, the present invention stores an address signal corresponding to a start and end address in each of the upper and
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019850009463A KR900005590B1 (en) | 1985-12-14 | 1985-12-14 | Ulternating display method at random section |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019850009463A KR900005590B1 (en) | 1985-12-14 | 1985-12-14 | Ulternating display method at random section |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870006453A KR870006453A (en) | 1987-07-11 |
KR900005590B1 true KR900005590B1 (en) | 1990-07-31 |
Family
ID=19244179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019850009463A KR900005590B1 (en) | 1985-12-14 | 1985-12-14 | Ulternating display method at random section |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900005590B1 (en) |
-
1985
- 1985-12-14 KR KR1019850009463A patent/KR900005590B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR870006453A (en) | 1987-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5579025A (en) | Display control device for controlling first and second displays of different types | |
KR100477624B1 (en) | Liquid crystal display control circuit | |
KR920004403B1 (en) | Interrupt controller | |
US4661812A (en) | Data transfer system for display | |
US4468662A (en) | Display apparatus for displaying characters or graphics on a cathode ray tube | |
US4556879A (en) | Video display apparatus | |
KR900005590B1 (en) | Ulternating display method at random section | |
JPS62135881A (en) | Image display unit | |
JPS63131176A (en) | Image display device | |
JPH035755B2 (en) | ||
JP2822421B2 (en) | Scanning display | |
KR940001842Y1 (en) | Selecting circuit for display type | |
JPH03144492A (en) | Flicker prevention device for display screen | |
KR890007638Y1 (en) | Drive selection signal generate circuits of liquid crystal display controller | |
KR100240866B1 (en) | Graphics controller of supporting high resolution | |
KR890004804Y1 (en) | Date display circuit | |
JPS63121365A (en) | Character display control circuit | |
JPS63143590A (en) | Image processing circuit controller | |
JPS6115182A (en) | Display | |
KR950002213Y1 (en) | Apparatus for changing image signal duty ratio | |
JPH06102857A (en) | Frame buffer access device | |
JPH01124891A (en) | Character display device | |
JPH036510B2 (en) | ||
JPS63113592A (en) | Image processor | |
JPS61138294A (en) | Video ram access control system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |