KR900005357B1 - 이중화 시스템을 위한 이중화 제어회로 - Google Patents

이중화 시스템을 위한 이중화 제어회로 Download PDF

Info

Publication number
KR900005357B1
KR900005357B1 KR1019870013365A KR870013365A KR900005357B1 KR 900005357 B1 KR900005357 B1 KR 900005357B1 KR 1019870013365 A KR1019870013365 A KR 1019870013365A KR 870013365 A KR870013365 A KR 870013365A KR 900005357 B1 KR900005357 B1 KR 900005357B1
Authority
KR
South Korea
Prior art keywords
output
subsystem
redundancy
control circuit
state
Prior art date
Application number
KR1019870013365A
Other languages
English (en)
Other versions
KR890009209A (ko
Inventor
류강수
심동진
이재길
Original Assignee
재단법인 한국전자통신연구소
경상현
한국전기통신공사
이우재
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현, 한국전기통신공사, 이우재 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019870013365A priority Critical patent/KR900005357B1/ko
Publication of KR890009209A publication Critical patent/KR890009209A/ko
Application granted granted Critical
Publication of KR900005357B1 publication Critical patent/KR900005357B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575—Software application
    • H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/167—Redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Safety Devices In Control Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

내용 없음.

Description

이중화 시스템을 위한 이중화 제어회로
제1도는 본 발명의 이중화시스템 구성도.
제2도는 이중화 제어회로의 상세도.
* 도면의 주요부분에 대한 부호의 설명
A,B : 서브시스템 A1,B1 : 기능회로
A2,B2 : 출력버퍼 A3,B3 : 출력제어회로
A4,B4 : 이중화 제어회로 A5,B5 : 이중화 제어신호
Ca,Cb : 콘덴서 Ra,Rb : 저항
SWA,SWB : 수동선택 스위치 INV1,INV2 : 인버터
AND1,AND2 : 앤드게이트 BUF1,BUF2 : 버퍼
본 발명은 이중화 시스템을 위한 이중화 제어회로에 관한것으로 특히 시스템의 신뢰도를 높이기 위하여 한 시스템내의 동일한 동작특성을 갖는두개의 서브시스템(Sub System)으로 이중화시켜 동작시킬 경우 이들 두개의 서브시스템 사이에 이중화 시스템을 위한 이중화제어회로에 관한 것이다.
고도의 신뢰도를 요하는 시스템의 회로장치는 일반적으로 이중화 형태로 구성되며 이러한 이중화 시스템은 별도의 제어장치에 의해 이중화 동작을 위한 제어를 받고 이 이중화 시스템의 제어는 프로세서를 사용하여 제어하며 프로세서가 서브시스템의 상태를 주기적으로 감시하며 한쪽의 서브시스템에 이상이 발생하면 다른쪽의 서브시스템으로 동작을 전환시켜 시스템의 동작을 정상적으로 유지시키도록 제어해준다.
이러한 이중화제어방식은 시스템내에 제어프로세서가 존재해야 되며 만약 시스템내에 제어프로세서가 없을 경우 이중화 제어를 위한 별도의 프로세서 장치가 추가되어야 하고, 이에 따라서 프로세서를 이용한 이중화 제어를 할경우 제어 프로세서 장치를 구성하기 위하여 많은 부품 소자들이 소요되며 이로 인하여 시스템의 하드웨어가 복잡해지고 따라서 고집적도를 요하는 회로나 시스템에서는 시스템 구성이 어려운 문제점이 생기게 되며 또한 제어장치에 대한 많은 부품 추가에 따라 경제성이 감소되고 특히 각 부품소자에 대한 신뢰도가 전체적인 이중화 시스템의 제어회로에 커다란 영향을 미치게 되어 고신뢰도를 위한 시스템의 이중화 구성에 악영향을 미치게 된다.
또 이 방식은 각 서브시스템의 상태를 감시하여 이중화 제어 동작을 취하는데는 일정한 시간이 소요되므로 즉각적인 이중화전환이 필요한 곳에서 시간적인 제약을 받는 문제점이 발생한다.
본 발명은 상기와 같은 문제점들을 해결하기 위하여 창안한 것인바, 시스템을 동일한 서브시스템으로 이중화 구성시 각 서브시스템별로 단순한 하드웨어에 의한 이중화제어회로를 추가하여 이중화제어를 해주며 각 이중화제어회로를 상대 서브시스템의 동작상태를 순수한 논리(logic)에 의해 실시간으로 감지하여 이중화제어장치가 시간적으로 지연없이 실시간으로 자동절환하도록 한 것을 목적으로 한다.
이하 첨부된 도면에 의하며 본 발명을 상세히 설명하면 다음과 같다.
제1도는 본 발명의 서브시스템을 이용한 이중화 시스템의 구성도이며 출력버퍼(A2)에 기능회로(A1)와 이중화 제어회로(A4)를 접속하여 서브시스템(A)을 구성하고 또 다른 출력버퍼(B2)에 기능회로(B1)와 이중화 제어회로(B4)를 접속하여 서브시스템(B)을 구성하며 상기 서브시스템(B)의 이중화 제어회로(B4)는 상기 서브시스템(A)으로부터의 A회로 상태신호 감시입력을 통해 상기 서브시스템(A)의 상태를 감시한다.
또한 상기 서브시스템(A)의 이중화 제어회로(A4)의 이중화 제어신호(A5)는 상기 서브시스템(B)의 이중화 제어회로(B4)에 접속하고 상기 서브시스템(B)의 이중화 제어회로(B4)의 이중화 제어신호(B5)는 상기 서브시스템(A)의 이중화 제어회로(A4)에 접속하며 상기 서브시스템(A)의 출력버퍼(A2)는 시스템 출력을 내보낸다.
제2도는 서브시스템(A)(B)의 이중화 제어회로(A4)(B4)를 상세히 도시한 것으로 이중화 제어신호 입력을 받는 인버터(INV1)와 초기 전원 공급시 콘덴서의 용량에 의해서 상기 인버터(INV1)의 출력은 출력제어신호(A3)를 보내도록 접속함과 아울러 앤드게이트(AND1)의 일측에 접속하고 상기 앤드게이트(AND1)의 타측에는 원하는 서브시스템의 출력을 수동으로 선택하도록 하는 스위치(SWA)와 상기 수동선택스위치(SWA)를 눌렀을때 회로상태신호 출력과의 충돌을 막기위한 저항(Ra)을 접속하며 상기 앤드게이트(AND1)의 출력은 3상태 버퍼(BUF1)에 접속하여 이중화 제어신호(A5)를 출력하도록 하는데 상기 3상태 버퍼(BUF1)는 3상태 출력 특성을 가짐에 따라 본 발명의 시스템에 고장이 발생하였을때 하이 임피던스(High Impedance)상태를 유지하여 상대편 서브시스템으로 출력을 절환시켜주는 역할을 한다.
이상과 같이 서브시스템(A)의 이중화 제어회로(A4)를 구성하며 상기 서브시스템(B)의 이중화 제어회로(B4)도 상기 서브시스템(A)의 이중화 제어회로(A4) 구성과 같다.
이하 이들의 작용효과를 설명한다.
이중화 제어회로(A4)의 콘덴서(Ca) 용량이 이중화 제어회로(B4)의 콘덴서(Cb) 용량보다 적으면 초기전원이 공급되기 시작할때 상기 이중화제어회로(A4)의 인버터(INV1)에 인가되는 입력신호가 상기 이중화제어회로(B4)의 인버터(INV2)에 인가되는 입력신호보다 먼저 하이상태에 도달하게 되고 이 하이신호는 상기 인버터(INV1)를 통해 로우신호로 전환되고 이 로우신호는 출력제어신호(A3)의 신호원이됨과 아울러 앤드게이트(AND1) 일측에 입력되며 상기 앤드게이트(AND1)의 타측에 입력되는 신호는 하이신호인 상기 이중화제어회로(B4)의 상태신호감시 입력이므로 상기 앤드게이트(AND1)의 출력은 논리곱되어 로우신호를 출력하고 이 로우신호는 3상태버퍼(BUF1)를 통하여 이중화 제어신호(A5)로서 상기 이중화제어회로(B4)의 이중화 제어신호 입력이 된다.
이 이중화 제어신호 입력은 로우 상태이므로 이 로우신호는 이중화 제어회로(B4)의 인버터(INV2)에 인가되어 하이신호로 전환되고 상기 인버터(INV2)의 하이신호는 출력제어신호(B3)의 신호원이 됨과 아울러 앤드게이트(AND2)의 일측이 인가되며 상기 앤드게이트(AND2)의 타측에 인가되는 신호는 하이신호인 A회로의 상태감시신호 입력이므로 상기 앤드게이트(AND2)의 출력은 논리곱한 하이신호로서 3상태버퍼(BUF2)를 통하여 이중화제어신호(B)가 된다.
이와같이 초기전원공급 상태에서 상기 (A)(B)회로 출력제어 신호가 서로 반대되는 논리상태로 결정되고 만약 각 서브시스템의 출력버퍼(A2)(B2)가 로우신호 상태에서 인에이블 된다면 서브시스템의 출력이 시스템 출력으로 결정되고 서브시스템(B)의 출력은 대기상태가 된다.
이와같은 상황에서 상기 시스템 출력으로 결정된 서브시스템(A)에 고장이 발생하면 A회로상태신호가 로우신호로서 상기 이중화제어회로(B4)의 A회로 상태신호 감시 입력이 되어 상기 이중화 제어회로(B4)의 앤드게이트(AND2) 출력이 로우신호가 되어 상기 서브시스템(B)의 출력이 시스템 출력으로 자동절환이 된다.
상기한 바와같이 이중화 형태로 구성되고 고신뢰도를 요하는 회로나 시스템에서 이중화 시스템 구성을 할 경우 본 발명의 이중화 제어회로가 유용하게 적용될 수 있는 장점이 있는 것이다.

Claims (4)

  1. 고도의 신뢰도를 요하는 이중화 시스템 의 이중화 제어회로에 있어서, 출력버퍼(A2)(B2)에 기능회로(A1)(B1)와 이중화제어회로(A4)(B4)를 접속하여 서브시스템(A)(B)을 구성하고 상기 이중화 제어회로 (B4)(A4)는 (A)(B)회로 상태신호 감시 입력을 통해 상기 서브시스템(A)(B)의 상태를 감시하며 상기 이중화 제어회로(A4)(B4)는 이중화 제어신호(A5)(B5)에 의해 상호 접속되어 이중 한 서브시스템은 시스템에 고장이 발생하였을때 하이 임피던스를 유지하여 상대편 서브시스템으로 시스템의 출력을 절환하는 것을 특징으로 하는 이중화 시스템을 위한 이중화 제어회로.
  2. 제1항에 있어서, 이중화 제어회로(A4)(B4)의 구성은 콘덴서(Ca)(Cb)와 인버터(INV1)(INV2) 저항 (Ra)(Rb) 수동선택스위치(SWA)(SWB)를 앤드게이트(AND1)(AND2)에 접속하고 상기 앤드게이트(AND1)(AND2)는 3상태버퍼(BUF1)(BUF2)를 통해 이중화 제어신호(A)(B)를 출력하도록 접속하며 상기 인버터(INV1)(INV2)는 출력제어신호(A3)(B3)를 보내도록 접속하여 상기 콘덴서(Ca)(Cb)의 용량이 적은 쪽이 먼저 하이신호가 인가되어 출력제어신호(A3)(B3)를 보내도록 한 것을 특징으로 하는 이중화 시스템을 위한 이중화 제어회로.
  3. 제1항에 있어서, 초기 전원공급 상태에서 출력제어신호(A3)(B3)가 서로 반대되는 논리 상태로 접속하고 만약 각 서브시스템(A)(B)의 출력버퍼(A2)(B2)가 로우상태에서 인에이블된다면 상기 서브시스템(A)의 출력이 시스템 출력으로 결정되고 상기 서브시스템(B)의 출력은 대기상태가 되며 이와같은 상태에서 상기 서브시스템(A)에 고장이 발생하면 회로상태신호가 로우로되고 이 로우신호는 이중화 제어회로(B4)에 인가되어 상기 서브시스템(B)의 출력이 시스템 출력으로 자동절환되는 것을 특징으로 하는 이중화 시스템을 위한 이중화 제어회로.
  4. 제2항에 있어서, 수동선택 스위치(SWA)(SWB)는 수동으로 원하는 서브시스템(A)(B)의 출력을 선택해주도록 하며 상기 스위치(SWA)를 누를경우 출력제어신호(A3)가 로우로 되어 상기 서브시스템(A)의 출력이 선택되고 상기 스위치(SWB)를 누를 경우도 마찬가지로 상기 서브시스템(B)의 출력이 선택되도록 한 것을 특징으로 하는 이중화시스템을 위한 이중화 제어회로.
KR1019870013365A 1987-11-26 1987-11-26 이중화 시스템을 위한 이중화 제어회로 KR900005357B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870013365A KR900005357B1 (ko) 1987-11-26 1987-11-26 이중화 시스템을 위한 이중화 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870013365A KR900005357B1 (ko) 1987-11-26 1987-11-26 이중화 시스템을 위한 이중화 제어회로

Publications (2)

Publication Number Publication Date
KR890009209A KR890009209A (ko) 1989-07-13
KR900005357B1 true KR900005357B1 (ko) 1990-07-27

Family

ID=19266331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870013365A KR900005357B1 (ko) 1987-11-26 1987-11-26 이중화 시스템을 위한 이중화 제어회로

Country Status (1)

Country Link
KR (1) KR900005357B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244196B1 (ko) * 1997-08-11 2000-02-01 윤종용 시스템의 주요 소자에 대한 이중화 회로

Also Published As

Publication number Publication date
KR890009209A (ko) 1989-07-13

Similar Documents

Publication Publication Date Title
US4812672A (en) Selective connection of power supplies
KR900005357B1 (ko) 이중화 시스템을 위한 이중화 제어회로
JP2000102194A (ja) 入力二重化高性能電源システム
JP2760164B2 (ja) スイッチング電源回路
KR920007261B1 (ko) 이중화된 시스템의 포트 스위칭 제어장치
JP7186679B2 (ja) デジタル出力装置
JPH05233579A (ja) ホットスタンバイ式二重化システム
KR100241775B1 (ko) 이중화회로의 절체 안정화장치
JPH0298747A (ja) 多重制御装置
KR920007137B1 (ko) 이중화회로의 자동 및 수동절체장치
KR0145930B1 (ko) 전전자교환기에 있어서 스위칭네트워크의 이중화제어회로
JP2856633B2 (ja) 冗長装置
JP3045748B2 (ja) 電源切り換え方法
JPS6351295B2 (ko)
KR100216354B1 (ko) 통신시스템의 셀프 이중화 구현방법 및 시스템
JPS60191339A (ja) 冗長化デイジタル式制御装置
JPH078114B2 (ja) 二重化電源装置
JP2001267900A (ja) パワー半導体回路
JPH0833843B2 (ja) 中央処理装置二重化システム
JP2697481B2 (ja) 二重化切替制御方式
KR0146966B1 (ko) 링 발생기의 혼합 이중화방법
JP2663489B2 (ja) 電源制御装置
JPH0563802A (ja) 交換機の二重化装置
JPS60114955A (ja) 分散処理計算機システム
JPS63108436A (ja) バス２重化切換方式

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee