KR900001527Y1 - Crt 화면 표시 제어회로 - Google Patents
Crt 화면 표시 제어회로 Download PDFInfo
- Publication number
- KR900001527Y1 KR900001527Y1 KR2019870010130U KR870010130U KR900001527Y1 KR 900001527 Y1 KR900001527 Y1 KR 900001527Y1 KR 2019870010130 U KR2019870010130 U KR 2019870010130U KR 870010130 U KR870010130 U KR 870010130U KR 900001527 Y1 KR900001527 Y1 KR 900001527Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- crt
- screen
- output
- display
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안의 회로도.
제2도는 제1도에 따른 타이밍 챠트이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 중앙처리장치 2 : 디코더
3 : D 플립플롭 4 : CRT 콘트롤러
5 : 비디오 패턴 발생부 AD1,AD2: 앤드 게이트
Vout : 비디오 신호 출력단 RST : 리세트 신호단
본 고안은 개인용 컴퓨터나 단말장치 등에서 화면의 문자 표시를 제어하기 위한 회로 구성에 관한 것으로, 특히 화면의 표시유무를 중앙처리장치에서 제어하여 글리치(glitch)현상 등이 제거된 깨끗한 화면상태를 제공하도록 하는 CRT 화면 표시 제어회로에 관한 것이다.
현재 CRT의 화면을 통해 문자나 도형등을 표시하기 위하여 대규모 집적회로로서 범용화된 CRT 콘트롤러를 사용하고 있는데, 이 CRT 콘트롤러는 화면의 표시 유무를 귀선기간에 의해서 조절할 수 있고 CRT 콘트롤러의 외부에서는 제어할 수 없기 때문에 CRT 콘트롤러의 내부 정보변환시 화면상에 글리치 현상과 같은 번쩍이는 잡상현상이 나타나게 되어 사용자의 눈을 피로하게 하는 결점이 있었다.
이에 본 고안은 상기한 잡상현상을 방지하기 위하여 안출된 것으로서, CRT 콘트롤러의 출력신호를 논리회로를 통해 중앙처리장치의 출력신호와 조합시켜 화면 표시 유무의 제어를 CRT 콘트롤러와 중앙처리장치에서 행하도록 하여 화면의 잡상현상을 제어할 수 있는 CRT 화면 표시 제어회로를 제공하고자 하는 것으로, 이를 첨부 도면에 의거하여 상세히 설명하면 다음과 같다.
제1도는 본 고안의 회로블록도를 나타내는 것으로, 중앙처리장치(1)의 어드레스(ADDR)를 디코드하는 디코더(2)의 출력단(Y)에다 토글용 D 플립플롭(3)을 연결하고, D 플립플롭(3)의 출력단(Q)에는 CRT 콘트롤러(4)의 표시동작 제어신호(DE)와 앤드 조합시키는 앤드 게이트(AD1)를 통하여 비디오 패턴 발생부(5)의 신호출력을 제어하도록 앤드 게이트(AD2)를 연결하여서 중앙처리장치(1)의 출력신호에 의해 화면 표시를 제어할 수 있도록 된 구조로 되어 있다.
미설명 부호 RA는 리프레쉬어드레스를 나타내는 것으로, CRT 콘트롤러(4)로부터 비디오 패턴 발생부(5)에 리프레쉬어드레스(RA)가 공급되면 비디오 패턴 발생부(5)에서는 CRT의 화면에 표시할 문자 또는 도형의 패턴에 대한 데이터 신호를 발생시켜 비디오 신호 출력단(Vout)에 공급한다.
또한 RST는 리세트 신호로서 중앙처리장치(1)와 D 플립플롭(3)의 출력단(Q)이 로우레벨로 되어(제2도 (e)) 앤드 게이트(AD1)(AD2)를 오프시키므로써 비디오 신호 출력단(Vout)에는 데이터 신호가 출력되지 않는다.
제2도 (b)로 도시되어 있는 표시 동작 제어신호(DE)는 수직, 수평 귀선시간에는 로우레벨로, CRT 화면에 문자 표시를 하는 기간에는 하이레벨로 되는 CRT 콘트롤러(4)의 출력신호로서 앤드 게이트(AD1)(AD2)를 통해 비디오 패턴 발생부(5)의 출력신호를 제어한다.
한편 D 플립플롭(3)은 디코더(2)를 통한 중앙처리장치(1)의 출력신호(제2도 (d))에 의해 토글되는데, 그에 따라 D 플립플롭(3)의 출력단(Q)신호는 리세트시 로우레벨이었다가 토글되어 하이레벨 신호를 출력시킨다.
그러면 앤드 게이트(AD1)가 게이트되어 CRT 콘트롤러(4)의 표시 동작 제어신호(DE)와 비디오 패턴 발생부(5)의 출력 데이터가 앤드 게이트(AD2)에 의해 조합되어 출력단(Vout)을 통해 CRT에 공급된다.
즉, 출력단(Vout)에 나타나는 데이터 신호는 1차적으로 CRT 콘트롤러(4)의 표시 동작 제어신호(DE)에 의해 화면 표시 유무가 제어되지만, 2차적으로는 디코더(2)를 통해 D 플립플롭(3)의 출력을 결정하는 중앙처리장치(1)의 제어에 의해 화면 표시 유무가 결정되며, 이를 이용하여 화면에 잡상이 생기는 시기, 즉 CRT 콘트롤러(4)의 내부값 지성구간에서 중앙처리장치(1)를 통해 D 플립플롭(3)의 출력을 제어하므로써 CRT 화면에 잡상이 생기는 것을 방지할 수 있다.
상기한 바와 같이 본 고안은 개인용 컴퓨터나 단말장치 둥에서 CRT 콘트롤러의 내부값 지정등의 시기에 중앙처리장치에서 먼저 화면의 표시를 정지시키고 CRT 콘트롤러의 내부값 지정 등을 행한 다음 다시 화면 표시를 재개시키도록 제어하므로써 화면의 잡상을 제거하여 사용자에게 화면 가시상의 편리를 제공하는 효과가 있다.
Claims (1)
- 중앙처리장치(1)의 어드레스(ADDR)를 디코드하는 디코더(2)의 출력단(Y)에다 토글용 D 플립플롭(3)을 연결하고, D 플립플롭(3)의 출력단(Q)에는 CRT 콘트롤러(4)의 표시 동작 제어신호(DE)와 앤드 조합시키는 앤드 게이트(AD1)를 통하여 비디오 패턴 발생부(5)의 신호출력을 제어하도록 앤드 게이트(AD2)를 연결하여서, 중앙처리장치(1)이 신호에 의해 화면 표시를 제어할 수 있도록 된 CRT 화면 표시 제어회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870010130U KR900001527Y1 (ko) | 1987-06-24 | 1987-06-24 | Crt 화면 표시 제어회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870010130U KR900001527Y1 (ko) | 1987-06-24 | 1987-06-24 | Crt 화면 표시 제어회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890001759U KR890001759U (ko) | 1989-03-20 |
KR900001527Y1 true KR900001527Y1 (ko) | 1990-02-28 |
Family
ID=19264441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019870010130U KR900001527Y1 (ko) | 1987-06-24 | 1987-06-24 | Crt 화면 표시 제어회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900001527Y1 (ko) |
-
1987
- 1987-06-24 KR KR2019870010130U patent/KR900001527Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890001759U (ko) | 1989-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4430649A (en) | Video processing system | |
JPS5960480A (ja) | デイスプレイ装置 | |
KR900001527Y1 (ko) | Crt 화면 표시 제어회로 | |
US4860251A (en) | Vertical blanking status flag indicator system | |
JPS5454531A (en) | Crt display unti | |
GB2101778A (en) | Computer | |
Baskett et al. | The design of a low cost video graphics terminal | |
KR890006574Y1 (ko) | 멀티 비데오 절환회로 | |
KR910010286A (ko) | 비디오 디스플레이 어뎁터 | |
KR880003605Y1 (ko) | 시스템클럭 변환회로 | |
JPS54150035A (en) | Plasma display control method | |
KR950007979Y1 (ko) | 한글 처리 장치 | |
CA1144657A (en) | Video processing logic | |
JPS6253834B2 (ko) | ||
KR950007608B1 (ko) | 램을 이용한 오 에스 디 처리장치 | |
KR880001534B1 (ko) | 중첩화면 발생회로의 스위칭 제어방법 | |
KR940006668Y1 (ko) | 영상문자 폭조절 시스템 | |
JPS5946681A (ja) | ユ−ザ定義ramへのパタ−ン書込装置 | |
JPH0310294A (ja) | 画像表示装置 | |
JPS54139426A (en) | Crt display unit | |
Matherat | A chip for low-cost raster-scan graphic display | |
KR930000457Y1 (ko) | 모니터의 커서 2배 확대회로 | |
KR890005287B1 (ko) | 속성제어회로 | |
KR900010177Y1 (ko) | 어트리뷰트 제어신호 발생회로 | |
KR20000010299U (ko) | 할프 톤(half tone) 온스크린디스플레이(osd) 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |