KR900001452Y1 - 화신호 보정회로 - Google Patents

화신호 보정회로 Download PDF

Info

Publication number
KR900001452Y1
KR900001452Y1 KR2019860003719U KR860003719U KR900001452Y1 KR 900001452 Y1 KR900001452 Y1 KR 900001452Y1 KR 2019860003719 U KR2019860003719 U KR 2019860003719U KR 860003719 U KR860003719 U KR 860003719U KR 900001452 Y1 KR900001452 Y1 KR 900001452Y1
Authority
KR
South Korea
Prior art keywords
comparator
shift
signal
amplifier
peak detector
Prior art date
Application number
KR2019860003719U
Other languages
English (en)
Other versions
KR870015607U (ko
Inventor
차봉훈
Original Assignee
주식회사금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 구자학 filed Critical 주식회사금성사
Priority to KR2019860003719U priority Critical patent/KR900001452Y1/ko
Publication of KR870015607U publication Critical patent/KR870015607U/ko
Application granted granted Critical
Publication of KR900001452Y1 publication Critical patent/KR900001452Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

내용 없음.

Description

화신호 보정회로
제1도는 종래의 회로도.
제2도는 본 고안의 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 증폭기 2 :I-2N피이크 검출기
3 : -3N홀딩부 4 : 레벨 시프트부
5 : 비교기 6 : 아날로그/디지탈 변환기
C7I-7N'8 : 시프트 레지스터 9 : 멀티플렉서
본 고안은 그림 및 문자의 원고를 전송하는 팩시밀리에 있어서, 전송할 원고상의 배경 콘트라스트 즉, 지면이 농도가 각 라인간은 물론 1라인상에서 변할 경우에도 전체의 콘트라스트가 일정하게 유지되게 한 화신호 보정회로에 관한 것이다.
종래에는 제1도에 도시한 바와 같이 원고에서 독취된 화상 정보신호를 증폭하는 증폭기(1)와 상기 증폭기(1)의 출력신호에서 피이크 값을 검출하는 피이크 검출기(2)와 상기 피이크 검출기(2)의 출력신호를 홀딩(holding)하는 홀딩부(3)와, 상기 홀딩부(3)의 출력신호의 레벨을 시프트하는 레벨 시프트부(4)와, 상기 레벨 시프트부(4) 및 상기 증폭기(1)의 출력신호의 크기를 비교하는 비교기(5)로 구성하였다.
이와 같이 구성된 종래의 화신호 회로는 송신할 원고에서 독취된 화상 정보신호가 입력되면, 그 화상 정보신호는 증폭기(1)에서 증폭되어 비교기(5)의 비반전입력단자(+)에 입력됨과 아울러 피이크 검출기(2)로 입력되어 파이크 값이 검출되고, 검출된 피이크 값은 홀딩부(3)에서 홀딩되어 전체의 배경 농도의 기준신호로 된다.
그리고, 홀딩부(3)에서 홀딩된 피이크 값을 레벨 시프트부(4)에서 일정비율로 레벨이 시프트되어 비교기(5)의 반전입력 단자(-)에 기준신호로 입력되고, 비교기(5)는 그 기준신호와 상기의 증폭기(1) 출력신호를 비교하여 화신호의 존재유무를 결정하는 디지털 신호를 출력한다.
그러나, 이와 같은 종래의 화신호 회로는 송신할 원고상에 일부 어두운 배경이 포함되어 송신 원고의 콘트라스트가 각 라인간은 물론 1라인상에서 일정하지 않을 경우 처음 홀딩하는 피이크 값에 따라 비교기(5)의 기준 신호가 정해지므로 수신된 원고의 내용 해독이 어려운 결함이 있었다.
본 고안은 이와 같은 종래의 결함을 감안하여, 원고의 각 라인간은 물론 특히 각 라인내에서의 콘트라스트가 일정하지 않을 경우에도 수신측에 원고를 깨끗하게 전송할 수 있는 보정회로를 안출한 것으로, 이를 첨부된 제2도에 의하여 상세히 설명하면 다음과 같다.
제2도는 본 고안에 따른 보정회로도로서, 이에 도시한 바와 같이 증폭기(1), 레벨시프트부(4) 및 비교(5)를 포함하는 화신호 처리회로에 있어서, 상기 증폭기(1)의 출력측은 아날로그/ 디지털 변환기(6)를 통해, 비교기(5)의 비반전 입력단자(+)에 접속된 (8)에 접속함과 아울러 일정수(N)의 시프트 레지스터 (7I-7N)가 직렬 접속된 시프트 레지스터(7I) 및 시프트 레지스터(7I-7N)간의 접속점은 피이크 검출기(22-2N)에 접속하며, 피이크 검출기(2I-2N)는 홀딩부(3I-3N)를 통해 멀티플렉서(9)에 접속하여, 그의 출력측은 레벨 시프트부(4)를 통해 비교기(5)의 반전입력단자(-)에 접속하여 구성한 것이다.
이와 같이 구성한 본 고안의 작용 및 효과를 설명하면 다음과 같다.
증폭기(1)로부터 증폭 출력된 화상 정보 신호는 아날로그/디지탈 변환기(6)에서 각 아날로그 값에 대응하는 디지털 값으로 변환된 후 시프트 레지스터(8)에 입력되어 일정시간 지연되는 한편, 송신 원고의 1라인을 일정수(N)의 블록으로 나누어 구성된 시프트 레지스터(7I-7N)의 최선단 시프트레지스터(7I)에 입력되어 다음 데이터가 시프트레지스터(7I)에 입력됨에 따라 데이터가 차단의 시프트레지스터로 순차적으로 시프트되고, 피이크 검출기(2I-2N)는 각 블록별 시프트레지스터(7I-7N)의 피이크 값을 검출하여 그의 값을 홀딩부(3I-3N)에 홀딩시키게 된다.
이와 같이 하여 홀딩부(3I-3N)에 홀딩된 피이크 값은 레벨 시프트부(9)에 입력된후 각 블록 구간마다 차례대로 레벨 시프트부(4)에 입력되어 각 블록별 기준레벨이 정해진다음 비교기(5)의 반전입력단자(-)에 기준신호로 입력되게 되어, 각 블록별 데이터 시프트에 대한 시간 지연에 맞추어 상기 시프트 레지스터(8)에서 일정 시간 지연되어 비교기(5)의 비반전 입력단자(+)에 입력된 신호와 비교기(5)에서 비교되어 출력된다.
이상에서 설명한 바와 같이 본 고안은 송신 원고의 1라인을 일정수(N)의 블록으로 구분하여 각 블록별 피이크 값에 따라 화신호를 보정해줌으로써 송신 원고상의 배경 콘트라스트가 각 라인간은 물론 1개 라인상에서 변할 경우에도 배경 콘트라스트가 일정한 경우처럼 수신측에 원고를 깨끗하게 전송할 수 있는 효과가 있는 것이다.

Claims (1)

  1. 증폭기(1), 레벨시프트부(4) 및 비교기(5)를 포함하는 화신호 처리회로에 있어서, 상기 증폭기(1)의 출력측은 아날로그/디지탈 변환기(6)을 통해, 비교기(5)의 비반전 입력단자(+)에 접속된 시프트 레지스터(8)에 접속함과 아울러 일정수(N)의 시프트 레지스터(7I-7N)가 직렬 접속된 시프트 최선단 레지스터(7I) 및 피이크 검출기(2I)에 접속하고 각 시프트 레지스터(7I-7N)가 간의 접속점은 피이크 검출기(2I-2N)의 입력측에 접속하며, 피이크 검출기(2I-2N)의 출력측은 홀딩부(3I-3N)를 통해 멀티플렉서(9)에 접속하여, 그의 출력측은 레벨 시프트부(4)를 통해 비교기(5)의 반전입력단자(-)에 접속하여 구성함을 특징으로 하는 화신호 보정회로.
KR2019860003719U 1986-03-26 1986-03-26 화신호 보정회로 KR900001452Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860003719U KR900001452Y1 (ko) 1986-03-26 1986-03-26 화신호 보정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860003719U KR900001452Y1 (ko) 1986-03-26 1986-03-26 화신호 보정회로

Publications (2)

Publication Number Publication Date
KR870015607U KR870015607U (ko) 1987-10-26
KR900001452Y1 true KR900001452Y1 (ko) 1990-02-26

Family

ID=19249925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860003719U KR900001452Y1 (ko) 1986-03-26 1986-03-26 화신호 보정회로

Country Status (1)

Country Link
KR (1) KR900001452Y1 (ko)

Also Published As

Publication number Publication date
KR870015607U (ko) 1987-10-26

Similar Documents

Publication Publication Date Title
USH1616H (en) Web inspection system having enhanced video signal preprocessing
EP0046058A3 (en) Web monitoring apparatus
KR0126907B1 (ko) 적응적 신호레벨조절기능을 구비한 고스트제거장치
KR900001452Y1 (ko) 화신호 보정회로
JPS5925267B2 (ja) 光学文字読取装置
EP0369892A3 (en) Dropout detecting circuit
KR900001451Y1 (ko) 화신호 보정회로
KR970704308A (ko) 개선된 음을 갖는 전송 시스템
DE3471864D1 (en) Method and apparatus for determining the image transfer quality of an imaging system
JPS5820051A (ja) 論理レベル判定回路
JPS5784670A (en) Video signal read-in system
JPS62149280A (ja) 情報処理装置
JP3403237B2 (ja) 色信号の２値化回路
JPS61242170A (ja) 信号処理装置
US3773974A (en) Method and apparatus for measurement of spurious voltages in video signals
JPS5738068A (en) Video processing system
JPS57199365A (en) Facsimile receiving device
JPH0282867A (ja) 画像入力装置
JPH01137882A (ja) 原稿移動型光学的原稿読取り装置
JPH0641922B2 (ja) 欠点検出装置
JPS6129078Y2 (ko)
SE8105725L (sv) Automatiskt sokreglersystem for radiomottagare
KR950028514A (ko) 동기 검출장치 및 그 방법
JPH04101570A (ja) 画像信号２値化装置
JPS62149282A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19941228

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee