KR900001127B1 - Crt콘트롤러용 어드레스카운터의 클록발생회로 - Google Patents

Crt콘트롤러용 어드레스카운터의 클록발생회로 Download PDF

Info

Publication number
KR900001127B1
KR900001127B1 KR1019860011461A KR860011461A KR900001127B1 KR 900001127 B1 KR900001127 B1 KR 900001127B1 KR 1019860011461 A KR1019860011461 A KR 1019860011461A KR 860011461 A KR860011461 A KR 860011461A KR 900001127 B1 KR900001127 B1 KR 900001127B1
Authority
KR
South Korea
Prior art keywords
clock signal
control circuit
signal control
gate
counter
Prior art date
Application number
KR1019860011461A
Other languages
English (en)
Other versions
KR880008133A (ko
Inventor
최훈순
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR1019860011461A priority Critical patent/KR900001127B1/ko
Publication of KR880008133A publication Critical patent/KR880008133A/ko
Application granted granted Critical
Publication of KR900001127B1 publication Critical patent/KR900001127B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Studio Circuits (AREA)
  • Programmable Controllers (AREA)

Abstract

내용 없음.

Description

CRT콘트롤러용 어드레스카운터의 클록발생회로
제1도는 본 발명에 따른 회로도.
제2도는 각 상태에 따른 배열도.
제3도는 제1도에 따른 타이밍차트이다.
* 도면의 주요부분에 대한 부호의 설명
1, 3, 5 : 입력신호제어회로 2, 4, 6 : D형 플립플롭
7 : 클록신호제어회로 IV1∼IV8 : 인버터
OR1∼OR4 : 오아게이트 AD1∼AD14 : 앤드게이트
EX1 : XOR게이트(Exclusive OR Gate)
[산업상의 이용분야]
본 발명은 문자폭을 결정하는 수평동기신호의 피치(pitch)값을 프로그램해서 어드레스카운터의 클록신호를 각 상황에 알맞게 발생시킬 수 있도록 된 CRT콘트롤러용 어드레스카운터의 클록발생회로에 관한 것이다.
[종래의 기술과 그 문제점]
일반적으로 CRT상의 문자는 CRT콘트롤러가 문자의 돗트패턴을 반복해서 연속적으로 CRT화면에 주사함으로써 CRT화면상에 문자가 계속해서 쓰여져 있는 것과 같은 효과를 나타내게 되는바, CRT콘트롤러가 문자에 대한 코드데이터를 반복해서 출력시킬 수 있도록, 비데오램인 디스플레이램에는 문자코드가 저장되어 있다. 그러면, 비데오램은 CRT콘트롤러가 반복해서 연속적으로 지정하는 어드레스에 따라 키보드 또는 컴퓨터본체에 기억된 문자의 코드데이터를 출력시켜 이를 CRT화면상에 표시하게 되는데, 이때 CRT콘트롤러는 문자폭을 결정하는 수평동기신호의 피치값에 따라 문자램의 어드레스클록시간의 지속기간을 다르게 설정하도록 되어 있다.
그런데, 종래의 CRT콘트롤러에는 수평동기신호의 피치값이 고정되어 있었기 때문에 여러 가지의 제어신호를 쉽게 만들어 낼 수 없었고, 또 어드레스카운터의 클록신호에 대한 듀티값이 불안정해서 유연성이 결여되는 문제점이 있었다.
[발명의 목적]
본 발명은 상기와 같은 사정을 감안해서 발명된 것으로, CRT콘트롤러에 있어서 문자폭을 결정하는 수평동기신호의 피치값을 4비트 내지 8비트로 프로그램해서 어드레스카운터의 클록신호가 항상 50%의 듀티비율을 유지하면서 그 밖의 다른 제어신호를 발생시킬 수 있도록 된 CRT콘트롤러용 어드레스카운터의 클록발생회로를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은 앤드게이트(AD1∼AD3)와 오아게이트(OR1) 및 인버터(IV1)로 구성된 입력신호제어회로(1)의 출력단과 D형 플립플롭(2)의 입력단(DA)이 연결되고, 앤드게이트(AD4∼DA7)와 오아게이트(OR2) 및 인버터(IV2) (IV3)로 구성되는 입력신호 제어회로(3)의 출력단과 D형 플립플롭(4)의 입력단(DB)이 연결되며, 앤드게이트(AD9∼AD12)와 오아게이트(OR3) 및 인버터(IV4) (IV5)로 구성된 입력신호 제어회로(5)에는 D형 플립플롭(6)의 입력단(DC)이 연결되고, 상기 D형 플립플롭(2) (4) (6)에는 XOR게이트(EX1)를 매개로 인버터(IV7) (IV8)와 앤드게이트(AD13) (AD14) 및 오아게이트(OR4)로 구성된 클록신호제어회로(7)와 연결되며, 상기 D형 플립플롭(2) (4) (6)의 출력단
Figure kpo00001
(A∼C)에는 상기 입력신호제어회로(1) (3) (5)와 상기 클록신호제어회로(7)의 입력단이 각각 연결된 구조로 되어 있다.
[실시예]
이하, 예시도면에 의해 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 회로도를 도시해 놓은 것으로, 제2도 및 제3도를 참조해서 설명하면, D형 플립플롭(2) (4) (6)으로 구성된 어드레스카운터의 클록주기를 결정해주기 위해 수평동기신호의 피치값이 3비트로 구성되게 되므로 프로그램할 수 있는 값(I1∼I3)으로는 (100∼111)을 갖도록 되어 있고, 이에 따라 수평동기신호의 피치값(I1∼I3)에 의해 D형 플립플롭(2) (4) (6)의 어드레스카운터는 4진 카운터 내지 8진 카운터로 구성될 수 밖에 없다.
즉, CRT화면상에 80 내지 132칼럼으로 문자폭을 결정하기 위해 수평동기신호의 피치값(I1∼I3)의 제3도의 (3-1) (3-2) (3-4)와 같은 신호로 입력신호제어회로(1) (3) (5)와 클록신호제어신호(7)에 각각 공급되고, (3-5)와 같은 클록신호(CLK)가 각각 공급되고, (3-5)와 같은 클록신호(CLK)가 인버터(IV6)를 통해 XOR게이트(EX1)의 한입력단에 공급되게 한다.
이때 로우상태의 리셋트신호(RT)가 D형 플립플롭(2) (4) (6)의 리셋트단(RT)에 공급되게 되므로 어드레스카운터의 D형 플립플롭(2) (4) (6)이 리셋트상태로 되고, 수평동기신호의 피치값(I1∼I3)인 제3도의 (3-1) (3-2) (3-3)와 같은 신호는 4비트 내지 8비트로써 프로그램어 입력신호제어회로(1) (3) (5) 및 클록신호제어회로(7)의 앤드게이트(AD3) (AD6) (AD7) (AD10-AD14) 입력단으로 공급되게 된다. 따라서, 제3도의 (3-4)와 같은 리셋트신호(RT)가 D형 플립플롭(2) (4) (6)의 리셋트단(RT)에 공급되게 되어 어드레스카운터가 동작상태로 되므로 상기 입력신호제어회로(1) (3) (5) 및 클록신호제어회로(7)의 출력신호들을 공급받을 수 있게 된다.
먼저 수평동기신호의 피치값인 I1신호 내지 I3신호가 "110"일 때 어드레스카운터로 구성되는 D형 플립플롭(2) (4) (6)이 4진카운터로 동작되게 되므로 제2도에 도시된 배열도에서 a→b→g→h→a의 경로를 사용하게 된다.
또, I1신호 내지 I3신호가 "110" 및 "001"일 때 D형 플립플롭(2) (4) (6)의 5진 및 6진카운터로 동작되어 a→b→c→f→g→h→a의 경로를 사용하게 되는데, 이때 수평동기신호의 피치값(I1∼I3)이 "001'로서 5진카운터로 동작되게 될 경우에는 D형 플립플롭(2) (4) (6)의 어드레스카운터인 5진카운터의 클록신호가 50% 듀티비율을 위해 클록신호제어회로(7)의 출력신호가 (3-7)과 같은 신호로써 XOR케이트(EX1)의 다른 입력단에 공급되게 되므로 인버터(IV6)를 거친(3-5)와 같은 클록신호(CLK)가 XOR게이트(EX1)를 거쳐 반전되어 D형 플립플롭(2) (4) (6)의 클록단에 각각 공급되게 된다. 이와 더불어 수평동기신호의 피치값(I1∼I3)이 "011" 및 "111"일 때 7진 및 8진카운터로 동작되게 되므로 이를 구분하기 위해 d→e상태변화에서 클록신호제어회로(7)의 출력신호가 제3도의 (3-7)과 같이 차이를 주게 된다.
따라서, 제2도에서 도시된 a로부터 h까지의 상태를 다음과 같이 할당하게 된다.
Figure kpo00002
이로부터 클록신호제어회로(7)의 출력신호가 제3도의 (3-7)과 같은 신호로 XOR게이트(EX1)의 입력단에 공급되게 되는데, 상기 출력신호가 하이상태 일때는 정상적인 클록신호가, 로우상태일때는 반전된 클록신호가 D형 플립플롭(2) (4) (6)의 클록단에 각각 공급되게 된다.
이때 제2도에 도시된 각 상태에 따른 배열도로부터 어드레스카운터로 구성된 D형 플립플롭(2) (4) (6)의 입력신호(DA-DC) 및 클록신호는
Figure kpo00003
로부터 입력신호제어회로(1)(3)(5) 및 클록신호제어회로(7)를 구성하게 된다.
따라서, 4진카운터 내지 8진카운터로 구성될 어드레스카운터의 D형 플립플롭(2)(4)(6)에 의해 출력단
Figure kpo00004
으로 클록신호가 발생되게 되는데, 예컨대 제3도의 (3-6)과 같은 출력신호가 어드레스카운터의 클록신호로 발생되게 된다.
[발명의 효과]
상기한 바와같이 본 발명에 의하면, CRT콘트롤러로부터 문자폭을 결정하는 수평기신호의 피치값을 4비트 내지 8비트로 프로그램해서 어드레스카운터의 클록신호가 항상 50%의 듀티비율로 유지되면서 기타 다른 제어신호를 발생시킬 수 있게 된다.

Claims (1)

  1. 앤드게이트(AD1∼AD3)와 오아게이트(OR1) 및 인버터(IV1)로 구성된 입력신호제어회로(1)에 D형 플립플롭(2)의 입력단(DA)이 연결되고, 앤드게이트(AD1∼AD7)와 오아게이트(OR2) 및 인버터(IV2) (IV|3)로 구성된 입력신호제어회로(3)에는 D형 플립플롭(4)의 입력단(OB)이 연결되며, 앤드게이트(AD8∼AD12)와 오아게이트(OR3) 및 인버터(IV4) (IV|5)로 구성된 입력신호제어회로(5)에는 D형 플립플롭(6)의 입력단(DC)이 연결되고, 상기 D형 플립플롭(2) (4) (6)에는 XOR게이트(EX1)를 매개로 인버터(IV7) (IV8)와 앤드게이트(AD13) (AD14) 및 오아게이트(OR4)로 구성된 클록신호제어회로(7)가 연결되며, 상기 D형 플립플롭(2) (4) (6)의 출력단
    Figure kpo00005
    에는 상기 입력신호제어회로(1) (3) (5)와 상기 클록신호제어회로(7)의 입력단이 각각 연결되어, 어드레스카운터의 클록신호를 각 상황에 맞게 발생시킬 수 있도록 된 CRT콘트롤러용 어드레스카운터의 클록발생회로.
KR1019860011461A 1986-12-29 1986-12-29 Crt콘트롤러용 어드레스카운터의 클록발생회로 KR900001127B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860011461A KR900001127B1 (ko) 1986-12-29 1986-12-29 Crt콘트롤러용 어드레스카운터의 클록발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860011461A KR900001127B1 (ko) 1986-12-29 1986-12-29 Crt콘트롤러용 어드레스카운터의 클록발생회로

Publications (2)

Publication Number Publication Date
KR880008133A KR880008133A (ko) 1988-08-30
KR900001127B1 true KR900001127B1 (ko) 1990-02-27

Family

ID=19254471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860011461A KR900001127B1 (ko) 1986-12-29 1986-12-29 Crt콘트롤러용 어드레스카운터의 클록발생회로

Country Status (1)

Country Link
KR (1) KR900001127B1 (ko)

Also Published As

Publication number Publication date
KR880008133A (ko) 1988-08-30

Similar Documents

Publication Publication Date Title
US4158838A (en) In-raster symbol smoothing system
US4117469A (en) Computer assisted display processor having memory sharing by the computer and the processor
US4613856A (en) Character and video mode control circuit
KR900001127B1 (ko) Crt콘트롤러용 어드레스카운터의 클록발생회로
US3755805A (en) Character generator for producing characters on the screen of a cathode-ray tube
JPS6249630B2 (ko)
JPS6155119B2 (ko)
US4546350A (en) Display apparatus
US3761765A (en) Crt display system with circle drawing
KR900004875Y1 (ko) Pip의 수평 윈도우 신호발생 회로
JPH042958B2 (ko)
KR880001798B1 (ko) 블링킹 회로
KR880003605Y1 (ko) 시스템클럭 변환회로
KR900004953B1 (ko) 수평 및 수직동기신호 제어회로
JPS6148716B2 (ko)
JP2700650B2 (ja) ビデオ信号生成回路
KR890001794B1 (ko) 코드 중복 사용 디스플레이 회로
KR930006499Y1 (ko) Dfc 코드에 의한 색지정 래치 회로
KR900001529Y1 (ko) 단말기 표시장치에서의 두배 크기 글자 발생회로
EP0057314B1 (en) Lsi timing circuit for a digital display employing a modulo eight counter
KR880003262Y1 (ko) 클록신호 발생회로
KR890006506Y1 (ko) 문자 표시회로
JPS58194090A (ja) デイスプレイ装置
SU1180938A1 (ru) Устройство для считывания графической информации
KR880001442B1 (ko) 비데오 주파수 감소회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee