Claims (8)
피복층 위에 또다른 층을 제공하여 피복층의 개방부를 통해 노출된 전기적 도전 레벨의 영역에 전기적 접촉을 제공하는 단계와, 피복층의 표면과 전기적 도전 레벨의 영역을 노출하기 위해 또다른 층을 이방성으로 에칭하여, 노출 영역에 인접한 개방부의 측벽상에 상기 또다른 층의 부분을 남겨놓는 단계 및, 전기적 도전 레벨의 노출 영역과 전기적 접촉을 형성하도록 피복층 위에 전기적 도전층을 제공하는 단계를 포함하는 반도체 장치를 제조하는 방법에 있어서, 피복층의 표면과 전기적 도전 레벨의 영역을 노출하도록 이방성 에칭한 후, 개방부의 측벽이 개방부의 깊이보다 적은 거리로 노출 영역에서 상기 개방부의 측벽까지 한 물질과 상기한 물질위에 확장된 상기한 물질의 부분에 의해 덮여지고, 제1 층의 두께와 제1 및 제2 층이 에칭되는 상이한 비율과 관련되도록 피복층 위에 제1 두께로 한 물질의 제1 층과 상기 제1 층위에 제2 두께로 다른 물질의 제2 층을 제공하는 단계와, 상기 제2 층보다 느리게 에칭되는 제1 층에 대해 상이한 비율로 상기 제1 및 제2 층을 에칭하는 이방성 에칭 과정을 사용하여 상기 또다른 층을 이방성 에칭하는 것을 특징으로 하는 반도체 장치 제조 방법.Providing another layer over the cladding layer to provide electrical contact to areas of the electrically conductive level exposed through the opening of the cladding layer, and anisotropically etch another layer to expose the surface of the cladding layer and the areas of electrical conductivity level. Leaving a portion of the another layer on the sidewall of the opening adjacent to the exposed area, and providing an electrically conductive layer over the coating layer to form an electrical contact with the exposed area of the electrically conductive level. The method includes anisotropic etching to expose the surface of the coating layer and the region of the electrical conductivity level, and then the sidewall of the opening extends over the material and the material from the exposed area to the sidewall of the opening at a distance less than the depth of the opening. Covered by a portion of the material described above, the thickness of the first layer and the difference between the first and second layers being etched Providing a first layer of a material of a first thickness over the cladding layer and a second layer of another material with a second thickness over the first layer so as to relate to one ratio, and a first layer etched slower than the second layer And anisotropically etch the another layer using an anisotropic etch process to etch the first and second layers at different ratios.
제1항에 있어서, 절연층으로서 피복층을 제공하는 단계와 마스크를 통해 절연층을 이방성 에칭하므로 개방부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.2. The method of claim 1 including providing a coating layer as an insulating layer and forming an opening by anisotropically etching the insulating layer through a mask.
제1 또는 제2항에 있어서, 절연층으로서 제1 및 제2 층을 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.A method according to any one of the preceding claims, comprising providing the first and second layers as insulating layers.
제3항에 있어서, 이산화규소층으로서 제1 및 제2층 중 하나가 제공되고 규소질화물층으로서 상기 제1 및 제2층 중 다른 하나가 제공되는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.4. The method of claim 3 including providing one of the first and second layers as a silicon dioxide layer and providing the other of the first and second layers as a silicon nitride layer. .
제4항에 있어서, 규소질화물층으로서 제1 층이 제공되고 이산화규소층으로서 제2 층이 제공되는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.5. A method according to claim 4, comprising providing a first layer as a silicon nitride layer and providing a second layer as a silicon dioxide layer.
제5항에 있어서, 플루오르 포함 플라즈마를 사용한 또다른 층을 이방성으로 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.6. The method of claim 5 including anisotropically etching another layer using a fluorine containing plasma.
첨부한 도면과 관련하여 실제로 앞서 기술된 바와 같이, 반도체 장치를 제조하는 방법.A method of manufacturing a semiconductor device, as actually described above with reference to the accompanying drawings.
본원에 기술된 임의의 새로운 특징 또는 특징으로 결합.To any new feature or feature described herein.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.