KR890006631Y1 - Pulse generating circuit - Google Patents
Pulse generating circuit Download PDFInfo
- Publication number
- KR890006631Y1 KR890006631Y1 KR2019860011374U KR860011374U KR890006631Y1 KR 890006631 Y1 KR890006631 Y1 KR 890006631Y1 KR 2019860011374 U KR2019860011374 U KR 2019860011374U KR 860011374 U KR860011374 U KR 860011374U KR 890006631 Y1 KR890006631 Y1 KR 890006631Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pulse signal
- output
- transistor
- separator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 펄스신호 발생회도.1 is a pulse signal generation circuit of the present invention.
제2도는 제1도 각부의 파형도.2 is a waveform diagram of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 증폭부 2 : 동기분리기1: Amplifier 2: Synchronous Separator
3 : 수직동기 분리기 4 : 카운터3: vertical synchronous separator 4: counter
5 : 플립플롭 6 : 쌍안정멀티5: flip-flop 6: bistable multi
본 고안은 비디오 카세트 테이프에 영상신호를 기록 및 재생하는 비디오 카세트 레코더 등의 기기에 있어서, 두개 이상의 영상헤드가 각기 재생한 영상신호를 연속적으로 이어지게 하는 펄스신호 즉, 헤드 스위칭신호를 발생시키는 펄스신호 발생회로에 관한 것이다.The present invention is a device such as a video cassette recorder for recording and reproducing a video signal on a video cassette tape, wherein two or more video heads continuously generate a pulse signal, that is, a pulse signal for generating a head switching signal. It relates to a generation circuit.
일반적으로 영상신호를 기록 및 재생하는 비데오 카세트 레코더 등의 기기는 두개 이상의 영상헤드를 이용하여 비디오 테이프에서 영상신호를 재생하고, 이들 재생된 영상신호가 연속적으로 이어져 최적의 상태로 화면이 나타나게 하기 위해서는 펄스신호 즉, 영상신호에 포함되어 있는 수직동기신호를 이용하여 발생시킨 헤드 스위칭 신호가 사용된다.In general, a device such as a video cassette recorder for recording and reproducing video signals reproduces video signals from a video tape using two or more video heads, and the reproduced video signals are continuously connected in order to display a screen in an optimal state. The head switching signal generated by using the pulse signal, that is, the vertical synchronization signal included in the video signal, is used.
이와 같은 펄스신호를 발생시킴에 있어서, 종래에는 모노멀티를 이용하여 수직동기신호를 일정시간 지연 즉, 모노멀티에 접속된 저항 및 콘덴서의 값에 따른 시정수를 이용하여 수직동기신호를 일정시간 지연시켜 펄스신호를 발생하였으나, 이는 변속재생 및 재생되는 영상신호가 불안정하게 되면, 펄스신호의 발생이 원활하지 못하여 재생된 영상신호가 연속적으로 이어지지 못하고, 화면이 불안정하게 됨은 물론 모노멀티의 시정수를 조정하기가 매우 어려운 결함이 있었다.In generating such a pulse signal, conventionally, the vertical synchronization signal is delayed by a predetermined time using a mono multi, that is, the vertical synchronization signal is delayed by a predetermined time using a time constant according to the value of a resistor and a capacitor connected to the mono multi. When the video signal is shifted and reproduced, the pulsed signal is unstable, and the pulsed signal is not generated smoothly, the reproduced video signal is not continuously connected, and the screen becomes unstable. There was a defect that was very difficult to adjust.
본 고안은 이와 같은 종래의 결함을 감안하여, 드럼펄스 신호가 발생되는 시간부터 수직동기신호를 카운트하고, 미리 설정된 일정수를 카운트하면 쌍안정멀티를 동작시켜 펄스신호를 발생시키게 안출한 것으로, 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.The present invention, in view of the above-mentioned conventional defects, counts the vertical synchronization signal from the time when the drum pulse signal is generated, and when the predetermined number of predetermined counts to operate the bi-stable multi-level to generate a pulse signal, this When described in detail with the accompanying drawings as follows.
제1도에 도시한 바와 같이 영상신호를 증폭하는 증폭부(1)의 출력신호에서 동기신호를 분리하는 동기분리기(2)와, 상기 동기신호(2)의 출력신호에서 수직동기신호를 분하여 증폭기(AMP) 및 저항(R1), 콘덴서(C1, C2)로 된 수직동기분리기(3)와, 드럼에서 발생되는 드럼펄스신호에 따라 일정폭의 펄스신호를 발생시키는 플립플롭(5)과, 상기 플립플롭(5)의 출력신호에 따라 상기 수직동기분리기(3)의 출력신호를 카운트하여 그 카운트수를 일정수가 될때 트리거용 펄스신호를 출력하는 카운터(4)와, 상기 카운터(4)의 출력신호에 따라 출력신호의 레벨을 절환하여 펄스신호 즉, 헤드 스우칭신호를 발생시키는 트랜지스터(TR1-TR6) 및 저항(R2-R10)으로 된 쌍안정멀티(6)로 구성한 것으로, 도면의 설명중 미설명부호 Vcc는 전원단자이다.As shown in FIG. 1, a synchronizing separator 2 for separating a synchronizing signal from an output signal of an amplifying unit 1 for amplifying a video signal, and a vertical synchronizing signal divided from an output signal of the synchronizing signal 2 Vertical synchronous separator (3) consisting of an amplifier (AMP) and a resistor (R 1 ), condensers (C 1 , C 2 ), and a flip-flop (5) for generating a pulse signal of a predetermined width in accordance with the drum pulse signal generated from the drum (5). And a counter 4 for counting the output signal of the vertical synchronous separator 3 according to the output signal of the flip-flop 5, and outputting a trigger pulse signal when the number of counts becomes a predetermined number, and the counter ( Bistable multi-stage 6 composed of transistors TR 1 -TR 6 and resistors R 2 -R 10 for switching the level of the output signal in accordance with the output signal of 4) to generate a pulse signal, that is, a head switching signal. In the description of the drawings, reference numeral Vcc denotes a power supply terminal.
이와 같이 구성된 본 고안의 작용효과를 전원단자(Vcc)에 전원이 인가되고, 비디오 테이프에서 재생된 영상신호가 입력되면, 그 영상신호는 증폭부(1)에서 증폭되고 동기분리기(2)에서 수평 및 수직동기신호가 분리된 후 수직동기분리기(3)에 입력되므로 수직동기분리기(3)는 제2(a)도에 도시한 바와 같이 수직동기신호를 분리하여 카운터(4)의 입력단자(IN)로 입력된다.When the power supply is applied to the power supply terminal Vcc and the video signal reproduced from the video tape is inputted, the video signal is amplified by the amplifier 1 and horizontally synchronized by the synchronous separator 2. And after the vertical synchronous signal is separated, it is input to the vertical synchronous separator 3 so that the vertical synchronous separator 3 separates the vertical synchronous signal as shown in FIG. ) Is entered.
그리고, 드럼의 회전에 따라 발생되는 제2(b)도에 도시한 드럼펄스신화 플립플롭(5)에 입력되면, 플립플롭(5)의 출력단자에는 제2(c)도에 도시한 바와 같이 펄스신호가 출력되고, 그 출력된 펄스신호는 카운터(4)의 제어단자(CS)에 인가되므로 카운트는 플립플롭(5)에서 펄스신호가 출력되는 시간부터 수직동기분리기(3)에서 출력된 수직동기신호를 카운터하기 시작하여 일정수를 카운트하면, 카운터(4)의 출력단자에는 제2(d)도에 도시한 바와 같이 트리거용 펄스신호를 출력하고, 그 출력된 펄스신호는 쌍안정멀티(6)의 트랜지스터(TR1)(TR2)의 에미터 및 콜렉터에 각기 인가된다.Then, when inputted to the drum pulse myth flip-flop 5 shown in FIG. 2 (b) generated as the drum rotates, the output terminal of the flip-flop 5 is shown in FIG. 2 (c). The pulse signal is output, and the output pulse signal is applied to the control terminal CS of the counter 4 so that the count is vertically output from the vertical synchronous separator 3 from the time when the pulse signal is output from the flip-flop 5. When the counter starts counting the synchronous signal and counts a certain number, the trigger pulse signal is output to the output terminal of the counter 4 as shown in FIG. 2 (d), and the output pulse signal is bistable multi ( 6 is applied to the emitter and the collector of transistor TR 1 and TR 2 , respectively.
여기서, 쌍안정멀티가 제2(e)도에 도시한 바와 같이 고전위를 출력하고 있다고 겅하면, 그 출력된 고전위는 저항(R2)(R3)을 통해 트랜지스터(TR1)(TR2)의 베이스에 인가되므로 상기와 같이 카운터(4)에서 펄스신호가 출력되어 트랜지스터(TR1)(TR2)의 에미터 및 콜렉터에 인가될때 트랜지스터(TR1)는 오프되고, 트랜지스터(TR2)는 온되어 카운터(4)에서 출력된 펄스신호가 트랜지스터(TR2)의 에미터로 출력되어 트랜지스터(TR6)의 베이스에 인가된다.Here, if the bistable multi-mode outputs a high potential as shown in FIG. 2 (e), the output high potential is transistors TR 1 (TR) through resistors R 2 (R 3 ). 2) it is so applied to the base when the pulse signal output from the counter 4, as described above, the transistor (TR 1), (applied to the emitter and the collector of TR 2) when the transistor (TR 1) is turned off, the transistor (TR 2 ) Is turned on and the pulse signal output from the counter 4 is output to the emitter of the transistor TR 2 and applied to the base of the transistor TR 6 .
따라서, 트랜지스터(TR6)가 온되어 전원단자(Vcc)의 전원이 저항(R10) 및 트랜지스터(TR6)를 통해 접지로 흐르게 되므로 트랜지스터(TR4)의 베이스에는 저전위가 인가되어 오프되고, 쌍안정멀티(6)는 제2(e)도에 도시한 바와 같이 저전위를 출력하며, 트랜지스터(TR1)(TR2)의 베이스에는 저전위가 인가된다.Accordingly, since the transistor TR 6 is turned on so that the power supply of the power supply terminal Vcc flows to the ground through the resistor R 10 and the transistor TR 6 , a low potential is applied to the base of the transistor TR 4 and turned off. The bistable multi- 6 outputs a low potential as shown in FIG. 2 (e), and a low potential is applied to the base of the transistors TR 1 and TR 2 .
이와 같은 상태에서 카운터(4)의 출력단자에 다음번의 펄스신호가 출력되어 틀랜지스터(TR1)(TR2)의 에미터 및 콜렉터에 인가되면, 상기와는 반대로 트랜지스터(TR1)는 온되고, 트랜지스터(TR2)는 오프되므로 트랜지스터(TR3)가 온되어 전원단자(Vcc)의 전원이 저항(R7) 및 트랜지스터(TR3)를 통해 접지로 흐르게되고, 트랜지스터(TR5)는 오프되어 쌍안정멀터(6)는 고전위를 출력하게 되며, 다시 카운터(4)가 펄스신호를 출력하며 상기와 같이 쌍안정멀티(6)는 저전위를 출력하여 쌍안장멀티(6)는 카운터(4)의 출력신호에 따라 펄스신호 즉, 헤드 스위칭신호를 만들어 출력시킨다.This is the same state to the output terminal of the counter 4, the output pulse signal of the next frame transistor (TR 1) is applied to the emitter and the collector of (TR 2), wherein, as opposed to a transistor (TR 1) is turned on Since the transistor TR 2 is turned off, the transistor TR 3 is turned on so that the power supply of the power supply terminal Vcc flows to the ground through the resistor R 7 and the transistor TR 3 , and the transistor TR 5 is turned on. Off, the bistable multimeter 6 outputs a high potential, and the counter 4 outputs a pulse signal, and the bistable multimode 6 outputs a low potential as described above. According to the output signal of (4), a pulse signal, that is, a head switching signal is generated and output.
이상에서 설명한 바와 같이 본 고안은 드럼펄스신호에 따라 수직동기신호를 카운트하여 펄스신호를 발생시키므로 펄스 신호를 정확한 위치에 발생시킬 수 있어 재생화면이 안정함은 물론 별도의 조정작업이 필요없어 생산성이 향상되는 효과가 있다.As described above, the present invention generates a pulse signal by counting the vertical synchronizing signal according to the drum pulse signal, so that the pulse signal can be generated at the correct position, so that the playback screen is stable and no additional adjustment work is required. There is an effect to be improved.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860011374U KR890006631Y1 (en) | 1986-07-30 | 1986-07-30 | Pulse generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860011374U KR890006631Y1 (en) | 1986-07-30 | 1986-07-30 | Pulse generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880003277U KR880003277U (en) | 1988-04-13 |
| KR890006631Y1 true KR890006631Y1 (en) | 1989-09-30 |
Family
ID=19254404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860011374U KR890006631Y1 (en) | 1986-07-30 | 1986-07-30 | Pulse generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890006631Y1 (en) |
-
1986
- 1986-07-30 KR KR2019860011374U patent/KR890006631Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880003277U (en) | 1988-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390847A (en) | Muting device | |
| KR890006631Y1 (en) | Pulse generating circuit | |
| US4912571A (en) | A memory controlling apparatus for a magnetic recording and reproducing apparatus | |
| KR910007190Y1 (en) | Character display circuit | |
| KR850004161A (en) | Motor servo circuit of magnetic recording and reproducing apparatus | |
| US4941058A (en) | Data signal recording/reproduction apparatus of a VCR | |
| KR910003263Y1 (en) | Servo signal circuit for head drum | |
| KR870000047B1 (en) | Control signal record and reproducting system of video tape recorder | |
| KR900007911Y1 (en) | Reproducing control circuit of video tape recorder | |
| KR860007832A (en) | Standing clock generation circuit of the time base correction device | |
| KR940007287Y1 (en) | Circuit for converting duty rate of control pulse in video cassette recorder | |
| JPS6219106B2 (en) | ||
| JPS61224167A (en) | Magnetic recording and reproducing device | |
| KR890004697Y1 (en) | Recording and reproducing circuit of audio signals | |
| KR840001041Y1 (en) | Control circuit for sound and characters signal | |
| KR900007212B1 (en) | Picture correction circuit for special reproducing | |
| KR900007909Y1 (en) | Control circuit for speed of the head | |
| KR900008894Y1 (en) | Audio signal muting circuit of video signal recording and reproducing apparatus | |
| KR930006586Y1 (en) | Circuit for generating memory control signal of vtr | |
| KR900007910B1 (en) | Method of changing mode in picture search | |
| KR100197624B1 (en) | Apparatus to stabilize synchronization in searching by high speed | |
| JPS6116057A (en) | Information signal reproducer | |
| KR870000045B1 (en) | Automatic repeat cassette device | |
| KR940006721Y1 (en) | Circuit for compensating control signal | |
| KR880002120B1 (en) | Compact disc player |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19971229 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |