KR870000047B1 - Control signal record and reproducting system of video tape recorder - Google Patents

Control signal record and reproducting system of video tape recorder Download PDF

Info

Publication number
KR870000047B1
KR870000047B1 KR1019840003566A KR840003566A KR870000047B1 KR 870000047 B1 KR870000047 B1 KR 870000047B1 KR 1019840003566 A KR1019840003566 A KR 1019840003566A KR 840003566 A KR840003566 A KR 840003566A KR 870000047 B1 KR870000047 B1 KR 870000047B1
Authority
KR
South Korea
Prior art keywords
signal
control
output
control signal
video
Prior art date
Application number
KR1019840003566A
Other languages
Korean (ko)
Other versions
KR860000648A (en
Inventor
이덕연
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR1019840003566A priority Critical patent/KR870000047B1/en
Publication of KR860000648A publication Critical patent/KR860000648A/en
Application granted granted Critical
Publication of KR870000047B1 publication Critical patent/KR870000047B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Abstract

This invention is about a control signal and reproducing system which records control signals on the control track and reproduces the recorded control signals. The information signals which consist of video signals, a search function, an edit function, an insert function and push function provide several service advantages. When the vertical synchronizing signal sets the flip flop(FF2) through the flip flop(FF1) and the AND-gate(AND1), the output signal of the AND1 counts the clock pulse. Therefore the control signals are recorded and reproduced by the control head(CH3). The block diagram is the figure 4.

Description

비디오 테이프 레코더의 제어신호기록 및 재생시스템Control signal recording and playback system of video tape recorder

제1도는 비디오 테이프에 신호를 기록 및 재생할 경우의 헤드의 트래킹 상태를 보인 설명도.1 is an explanatory diagram showing a tracking state of a head when a signal is recorded and reproduced on a video tape.

제2도는 비디오테이프에 기록된 영상신호를 재생할 경우의 영상헤드의 트래킹 에러를 보인 설명도.2 is an explanatory diagram showing a tracking error of a video head when a video signal recorded on a video tape is reproduced.

제3도는 종래에 비디오 테이프에 기록하고 재생되는 제어신호를 보인 파형도.3 is a waveform diagram showing a control signal conventionally recorded and reproduced on a video tape.

제4도는 본 발명의 기록 및 재생 시스템의 회로도.4 is a circuit diagram of a recording and reproducing system of the present invention.

제5도는 제4도의 레벨 검출회로의 상세도.5 is a detailed view of the level detection circuit of FIG.

제6도는 제4도의 각부의 파형도.6 is a waveform diagram of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 마이크로프로세서 2 : 레벨검출회로1: Microprocessor 2: Level Detection Circuit

3 : 위상제어회로 CH1, CH2: 영상헤드3: Phase control circuit CH 1 , CH 2 : Image head

CH3: 제어헤드 CO1, CO2: 카운터CH 3 : control head CO 1 , CO 2 : counter

LA1, LA2: 래치 FF1, FF2: 플립플롭LA 1 , LA 2 : latch FF 1 , FF 2 : flip-flop

본 발명은 비디오 테이프 레코더에 있어서, 비디오 테이프의 제어트랙에 제어신호를 기록하고 재생하는 제어신호기록 및 재생시스템에 관한 것으로 특히 서어보제어를 수행하기 위한 제어신호와 함께 또 다른 제어신호 즉, 여러가지의 디지탈 정보신호를 기록하고 재생하는 비디오 테이프 레코더의 제어신호 기록 및 재생시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control signal recording and reproducing system for recording and reproducing a control signal on a control track of a video tape. The present invention relates to a control signal for performing servo control. A control signal recording and reproducing system of a video tape recorder for recording and reproducing digital information signals.

일반적으로 비디오 테이프 레코더에 사용되는 비디오테이프는 제1도 및 제2도에 도시한 바와 같이 상부에 음성신호를 기록 및 재생할 수 있는 음성트랙(Ta1)이 구획되고, 중간부에는 일정각도로 경사지게 영상신호를 기록 및 재생할 수 있는 영상트랙(Ta2)이 구획되며, 하부에는 제어신호를 기록 및 재생할수 있는 제어트랙(Ta3)이 구획되며, 이와 같이 구획된 비디오 테이프(Ta)의 제어트랙(Ta3)에 종래에는 서어보제어를 수행하기 위한 제어신호만을 기록 및 재생시켰다.In general, a video tape used in a video tape recorder is divided into a voice track Ta 1 capable of recording and reproducing an audio signal at an upper portion thereof, as shown in FIGS. 1 and 2, and inclined at a predetermined angle in a middle portion thereof. An image track Ta 2 capable of recording and reproducing an image signal is partitioned, and a control track Ta 3 capable of recording and reproducing a control signal is partitioned below, and a control track of the partitioned video tape Ta is partitioned. In Ta 3 , conventionally, only the control signal for performing the servo control is recorded and reproduced.

여기서, 비디오 테이프 레코더가 서어보제어를 수행하기 위한 제어신호를 기록 및 재생시켜야 되는 이유와, 그 제어신호가 비디오 테이프(Ta)에 기록 및 재생되는 것에 관하여 설명하면 다음과 같다.Here, the reason why the video tape recorder should record and reproduce the control signal for performing the servo control, and the control signal being recorded and reproduced on the video tape Ta are as follows.

비디오 테이프(Ta)에 영상신호를 기록할 경우에는 제1도에 도시한 바와 같이 두개의 영상헤드(CH1)(CH2)가 교호로 비디오 테이프(Ta)의 영상트랙(Ta2)을 일정각도 경사지게 트래킹하면서 영상신호를 기록하고, 재생할 경우에는 기록시와 동일하게 영상헤드(CH1)(CH2)가 영상트랙(Ta2)을 트래킹하면서 기록되어 있는 영상신호를 재생해야 재생된 영상신호가 깨끗하나, 재생할 경우에 제2도에 도시한 바와같이 기록시와는 다르게 영상트랙(Ta2)을 트래킹하면서 영상신호를 재생하면, 재생되는 영상신호에 잡음신호가 혼합되어 화면이 찌그러지게 되고, 잡음이 나타나게 된다.When video signals are recorded on the video tape Ta, as shown in FIG. 1, two video heads CH 1 and CH 2 alternately set the video track Ta 2 of the video tape Ta. When recording and reproducing an image signal while tracking at an angle, the image signal reproduced when the image head CH 1 (CH 2 ) reproduces the recorded image signal while tracking the image track Ta 2 as in the case of recording. In the case of playback, if the video signal is reproduced while tracking the video track Ta 2 differently from the recording time as shown in FIG. 2 , the noise signal is mixed with the video signal being reproduced, and the screen is distorted. , Noise appears.

이와 같은 현상을 비디오 트래킹 에러라 하는데 이러한 비디오 트래킹 에러를 방지하기 위하여 영상트랙(Ta2)에 영상신호를 기록할 경우에 제어트랙(Ta3)에 일정시간간격으로 제어신호를 기록하고, 재생시에는 그 기록되어 있는 제어신호를 이용하여 영상헤드(CH1)(CH2)가 기록시와 동일하게 영상트랙(Ta2)을 트래킹하면서 영상신호를 재생시키도록 제어해야 된다.This phenomenon is called a video tracking error. In order to prevent such a video tracking error, when a video signal is recorded on the video track Ta 2 , a control signal is recorded on the control track Ta 3 at a predetermined time interval, Using the recorded control signal, the video head CH 1 (CH 2 ) should be controlled to reproduce the video signal while tracking the video track Ta 2 as in the case of recording.

이와 같은 제어신호에 관하여 설명하면, 영상신호를 기록할 경우에 비디오 테이프(Ta)가 일정속도고 주행하고 있는 상태에서 제3도의 (a)에 도시한 바와 같이 영상신호에 포함된 수직동기신호로 제3도의(b)에 도시한 바와 같이 제어신호를 만들어 제어트랙(Ta3)에 기록하고, 또한 그 제어신호의 상승시점(rising edge)에서 상위제어하여 영상헤드(CH1)(CH2)가 일정하게 트래킹하면서 영상신호를 기록하도록 하며, 재생시에 제어헤드(CH3)로 제3도의 (c)에 도시한 바와 같이 제어신호를 재생시키고, 그 재생된 제어신호의 상승시점 즉, 플러스 펄스신호로 위상제어하여 영상헤드(CH1)(CH2)가 영상트랙(Ta2)을 기록시와 동일하게 트래킹하게 함으로써 비디오 트래킹에러를 방지하게 되며, 이와 같은 제어신호는 그의 상승시점만을 이용하여 영상헤드(CH1)(CH2)의 트래킹하게 제어하므로 제어신호의 하강시점(falling edge)은 제어신호의 양상승시점 사이의 임의의 위치에 위치시켜도 된다.The control signal described above will be described as a vertical synchronous signal included in the video signal as shown in FIG. 3A while the video tape Ta is traveling at a constant speed when recording the video signal. As shown in (b) of FIG. 3, a control signal is generated and recorded on the control track Ta 3 and further controlled at the rising edge of the control signal to control the image head CH 1 (CH 2 ). Records a video signal with constant tracking, and reproduces the control signal as shown in (c) of FIG. 3 with the control head CH 3 at the time of reproduction, and the rising point of the reproduced control signal, that is, plus pulse By controlling the phase with the signal, the image head CH 1 (CH 2 ) tracks the image track Ta 2 in the same manner as when recording, thereby preventing the video tracking error. Of the image head (CH 1 ) (CH 2 ) Since the tracking control is performed, the falling edge of the control signal may be located at an arbitrary position between the rising points of the control signal.

따라서, 본 발명의 목적은 비디오 테이프에 관한 정보신호, 영상신호에 관한 정보신호, 조사(search)기능의 정보신호, 편집기능의 정보신호, 삽입(insert) 기능의 정보신호 및 프로그램의 남은 양에 관한 정보신호 즉, 여러가지의 디지탈 신호에 따라 제어신호의 하강시점의 위치를 가변시켜 기록하고, 재생시에는 그 제어신호의 하강시점의 위치로 비디오 테이프의 정보, 영상신호의 정보, 조사기능, 편집기능, 삽입기능 및 프로그램의 남은 양 프시기능 등과 같은 여러가지의 서비스 기능을 제공하는데 있다.Accordingly, an object of the present invention is to provide an information signal for a video tape, an information signal for a video signal, an information signal for a search function, an information signal for an editing function, an information signal for an insert function, and a remaining amount of a program. The position of the falling point of the control signal is recorded in accordance with the information signal, that is, the various digital signals. During playback, the position of the falling point of the control signal is recorded. It is to provide various service functions such as insert function and program remaining function.

이하, 첨부된 도면에 의하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제4도는 본 발명의 블록도이고, 제5도는 제4도의 레벨검출회로(2)의 상세회로도로서 이에 도시된 바와같이 수직 동기신호 입력단자(A)는 앤드게이트(AND1)의 일측입력단자와 플립플롭(FF1)의 입력단자(T)에 공통접속하여 플립플롭(FF1)의 출력단자(Q)는 앤드게이트(AND1)의 타측 입력단자에 접속하고, 앤드게이트(AND1)의 출력측은 마이크로프로세서(1)의 인터럽트단자(INT0), 카운터(CO1)의 로오드단자(LO) 및 플립플롭(FF2)의 세트단자(S)에 접속하며, 마이크로 프로세서(1)의 출력단자(Q0~Q3), (Q4)는 래치(LA1)의 입력단자 및 로오드단자(LO)에 접속하여 래치(LA1)의 출력단자 4비트를 카운터(CO1)의 상위 4비트(Q4-Q7)에 각각 접속하며, 카운터(CO1)의 캐리단자(CA)는 플립플롭(FF2)의 리세트단자(R)에 접속하여 그의 출력단자(Q)를 드라이버 증폭기(AMP1)및 기록스위치(SW1)를 통해 제어헤드(CH3)에 접속하는 한편, 상기 전자스위치(SW1)와 제어헤드(CH3)의 접속점은 전치증폭기(AMP2)를 통해, 연산증폭기(IC1), (IC2) 및 저항(R1), (R2), (R3)으로 구성된 레벨검출회로(2)의 입력측(P)에 접속하여 그의 출력단자(Q1)를 카운터(CO2)의 클리어단자(CL) 및 위상제어회로(3)에 접속하고, 출력단자(Q2)는 입력단자에 카운터(CO2)의 상위 4비트(Q4-Q7)가 접속된 래치(LA2)의 로오드단자(LO) 및 마이크로 프로세서(1)인 의터럽트단자(INT1)에 접속하며, 래치(LA2)의 출력단자는 마이크로 프로세서(1)의 입력단자(P0-P3)에 접속하여 구성한 것으로, 상기에서 기록 스위치(SW1)는 기록을 할때 단락되는 스위치이고, 카운터(CO1)의 로오드단자(LO)에 펄스 전압이 인가되면 하위 4비트(Q0-Q3)는 클리어되고, 상위 4비트(Q4-Q7)는 래치(LA1)에 저장된 신호가 인가되며, 레벨검출회로(2)는 입력측(P)에 플러스 전압이 인가되면 출력단자(Q1)에 플러스 전압이 출력되고, 마이너스 전압이 인가되면 출력단자(Q2)에 플러스 전압이 출력되도록 저항(R1-R3)의 값이 설정되어 있으며, 마이크로 프로세서(1)는 기록시 인터럽트단자(INT1)의 신호를 입력시키지 않게 프로그램이 구성되어 있고, 위상 제어회로(3)도 기록시 입력단자로 입렬되는 신호에 관계없이 동작하게 구성되어 있다.The fourth turning a block diagram of the present invention, the 5th are a detailed circuit diagram of the fourth-degree level detecting circuit 2. The vertical synchronizing signal input terminal (A) has one input terminal of the AND gate (AND 1) As shown and a flip-flop output terminal (Q) of the flip-flop (FF 1) to the common connected to the input terminal (T) of (FF 1) is connected to the other input terminal of the aND gate (aND 1), and the aND gate (aND 1) The output side of the microprocessor 1 is connected to the interrupt terminal INT 0 of the microprocessor 1, the low terminal LO of the counter CO 1 , and the set terminal S of the flip-flop FF 2 . Output terminals (Q 0 to Q 3 ) and (Q 4 ) are connected to the input terminal of the latch (LA 1 ) and the low terminal (LO), and the output terminal 4 bits of the latch (LA 1 ) are counters (CO 1 ). Are connected to the upper 4 bits (Q 4 -Q 7 ), respectively, and the carry terminal CA of the counter CO 1 is connected to the reset terminal R of the flip-flop FF 2 to its output terminal Q. Driver amplifier (AMP 1 ) and The control point CH 3 is connected to the control head CH 3 via the recording switch SW 1 , while the connection point of the electronic switch SW 1 and the control head CH 3 is connected to the operational amplifier IC 1 through the preamplifier AMP 2 . ), (IC 2 ) and resistor (R 1 ), (R 2 ), (R 3 ) are connected to the input side (P) of the level detection circuit (2) and its output terminal (Q 1 ) is counter (CO 2). Is connected to the clear terminal CL and the phase control circuit 3, and the output terminal Q 2 is connected to the input terminal with the upper four bits Q 4 -Q 7 of the counter CO 2 connected to the latch LA. 2 ) is connected to the low terminal (LO) of the microprocessor and the interrupt terminal (INT 1 ), which is the microprocessor (1), and the output terminal of the latch (LA 2 ) is the input terminal (P 0 -P 3 ) of the microprocessor (1). In this case, the write switch SW 1 is a short-circuit switch when recording. When the pulse voltage is applied to the low terminal LO of the counter CO 1 , the lower 4 bits Q 0 -Q 3 ) is cleared and the upper 4 bits (Q 4 -Q 7 ) The signal stored in the latch LA 1 is applied, and the level detecting circuit 2 outputs a positive voltage to the output terminal Q 1 when a positive voltage is applied to the input side P, and an output terminal when a negative voltage is applied. The values of the resistors R 1- R 3 are set so that a positive voltage is output to (Q 2 ), and the microprocessor 1 is configured so that the signal of the interrupt terminal (INT 1 ) is not inputted when writing. The phase control circuit 3 is also configured to operate regardless of the signal input to the input terminal during recording.

그리고, 도면의 설명중 미설명 부호 B는 클럭펄스 입력단자이고, CK는 클럭단자이다.In the description of the drawings, reference numeral B denotes a clock pulse input terminal, and CK denotes a clock terminal.

이와 같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effects of the present invention configured as described above in detail.

먼저, 기록스위치(SW1)를 단락시켜 영상신호를 비디오 테이프(Ta)에 기록시키는 경우를 설명하면, 기록시 수직동기신호 입력단자(A)에는 제6도의 (a)에 도시한 바와 같이 영상신호에서 검출된 60Hz의 수직동기신호가 입력되어 앤드게이트(AND1)의 일측 입력단자 및 플립플롭(FF1)의 입력단자(T)에 인가되므로 플립플롭(FF1)의 출력단자(Q)에는 제6도의 (b)에 도시한 바와 같이 30Hz의 주기를 가지는 구형파 신호가 출력되어 앤드게이트(AND1)의 타측 입력단자에 인가되고, 이에따라 앤드게이트(AND1)의 출력측에는 제6도의 (c)에 도시한 바와 같이 30Hz의 주기를 가지는 펄스신호가 출력되어 마이크로 프로세서(1)의 인터럽트단자(INT0), 카운터(CO1)의 로오드단자(LO) 및 플립플롭(FF2)의 세트단자 (S)에 각각 인가되므로, 30Hz의 주기마다 마이크로 프로세서(1)는 인터럽트가 걸려 하던 일을 중지하고, 래치(LA1)에 소정의 정보를 저장시킨 후 다시 일을 계속하게 되며, 카운터(CO1)의 하위 4비트(Q0-Q3)는 클리어 되고, 상위 4비트(Q4-Q7)는 래치(LA1)에 저장되어 있던 소정의 정보가 로오드된 후 클럭펄스 입력단자(B)로 입력되는 클럭펄스를 카운트하기 시작하며, 플립플롭(FF2)은세트된후 카운터(CO1)가 일정시간 동안 카운트하여 제6도의 (d)에 도시한 바와 같이 그의 캐리단자(CA)로 출력하는 펄스신호에 의해 리세트되므로, 그의 출력단자(Q)에는 제6도의 (e)에 도시된 바와 같은 펄스신호가 출력된다.First, a case in which the recording switch SW 1 is short-circuited and the video signal is recorded on the video tape Ta will be described. As shown in FIG. 6A, the vertical sync signal input terminal A is used for recording. an output terminal (Q) of the vertical synchronizing signal of the detected 60Hz from the signal is input so applied to the input terminal (T) of one input terminal, and a flip-flop (FF 1) of the aND gate (aND 1) flip-flop (FF 1) there is a square wave signal output having a cycle of 30Hz as shown in the sixth degree (b) is applied to the other input terminal of the aND gate (aND 1), yiettara the output side of the aND gate (aND 1) the sixth degree ( As shown in c), a pulse signal having a period of 30 Hz is outputted so that the interrupt terminal INT 0 of the microprocessor 1 , the low terminal LO of the counter CO 1 , and the flip-flop FF 2 are provided. Since each is applied to the set terminal S, the microprocessor 1 Stop work was interrupted is jammed, and then stores the predetermined information to a latch (LA 1) and continues to work again, the low order 4 bits (Q 0 -Q 3) of the counter (CO 1) is cleared, the top The 4 bits Q 4 to Q 7 start counting clock pulses input to the clock pulse input terminal B after predetermined information stored in the latch LA 1 is loaded, and the flip-flop FF 2 is applied. Is set by the pulse signal outputted to its carry terminal CA as shown in (d) of FIG. 6 after the counter CO 1 counts for a predetermined time, and therefore, its output terminal Q is Outputs a pulse signal as shown in Fig. 6E.

여기서, 마이크로 프로세서(1)가 소정의 정보신호 1000을 출력하여 래치(LA1)에 저장되어 있고, 클럭펄스는 7KHz의 주기를 가지고 있다고 가정하고, 플립플롭(FF2)이 앤드게이트(AND1)의 출력신호에 의해 세트된 후 리세트 상태로되는 시간에 대하여 설명하면, 제6도의 (c)에 도시한 바와 같이 시간(t1)에 앤드게이트(AND1)의 출력측에 펄스신호가 출력되어 카운터(CO1)의 로오드단자(LO) 및 플립플롭(FF1)의 세트단자(S)에 인가되므로 카운터(CO1)의 하위 4비트(Q0-Q3)는 클리어되고, 상위 4비트(Q4-Q7)는 래치(LA1)에 저장되어 있던 소정의 정보 1000를 받아들여 저장 즉 카운터(CO1)는 1000 0000이 된 후 클럭펄스 입력단자(B)로 입력되는 7KHz의 클럭펄스를 카운트 하기 시작하며, 플립플롭(FF2)은 세트되어 제6도의 (e)에 도시한 바와 같이 그의 출력단자(Q)로 하이전압을 출력하게 된다.Here, it is assumed that the microprocessor 1 outputs a predetermined information signal 1000 and is stored in the latch LA 1 , and the clock pulse has a period of 7 KHz, and the flip-flop FF 2 is the AND gate AND 1. Referring to the time set in the reset state after being set by the output signal of Fig. 6), a pulse signal is output to the output side of the AND gate AND 1 at time t 1 as shown in (c) of FIG. the lower 4 bits (Q 0 -Q 3) of the counter (CO 1) de Roo terminal (LO) and a flip-flop (FF 1) counter (CO 1), so applied to the set terminal (S) of the is cleared, the top 4 bits (Q 4 -Q 7 ) receive the predetermined information 1000 stored in the latch LA 1 , that is, the counter CO 1 becomes 1000 0000, and 7 KHz is inputted to the clock pulse input terminal B. of starting to count clock pulses, and a flip-flop (FF 2) are set as shown in degrees of claim 6 (e) and to its output terminal (Q) Is the voltage outputs.

이와 같은 상태에서 일정시간 동안 카운터(CO1)가 클럭펄스를 카운트하여 1111 1111이 된 후 또 하나의 클럭펄스를 카운트하면 즉, 128/7000초의 시간(t2-t1)이 경과하면, 카운터(CO1)는 0000 0000으로 되면서 그의 캐리단자(CA)로 제6도의 (d)에 도시된 바와 같이 하이전압을 출력하여 플립플롭(FF2)의 리세트단자(R)에 인가되므로 플립플롭(FF2)은 리세트되면서 그의 출력단자(Q)로 제6도의 (e)에 도시된 바와 같이 시간(t2)에 로우전압을 출력하게되고, 상기에서와 같이 플립플롭(FF2)의 출력단자(Q)에서 출력된 하이전압과 로우전압 즉, 제어신호는 드라이버 증폭기(AMP1)에서 소정의 크기로 증폭된후 기록스위치(SW1)를 통해 제어헤드(CH3)에 인가되어 비디오 테이프(Ta)의 제어트랙(Ta3)에 기록된다.In this state, if the counter CO 1 counts the clock pulses for a predetermined time and becomes 1111 1111, then another clock pulse is counted, that is, if the time (t 2 -t 1 ) of 128/7000 seconds has elapsed, (CO 1 ) becomes 0000 0000, and the carry terminal CA outputs a high voltage to the reset terminal R of the flip-flop FF 2 as shown in (d) of FIG. (FF 2) are reset as is and outputs a low voltage at the time (t 2) as shown in claim 6 degrees to its output terminal (Q) (e), the flip-flop (FF 2) as in the The high and low voltages output from the output terminal Q, i.e., the control signal, are amplified to a predetermined magnitude in the driver amplifier AMP 1 and then applied to the control head CH 3 through the write switch SW 1 to supply the video. The control track Ta 3 of the tape Ta is recorded.

그리고, 이때 기록스위치(SW1)를 통한 제어신호가 전치증폭기(AMP2)를 통해 증폭된 후 레벨검출회로(2)를 통해 마이크로 프로세서(1)의 인터럽트단자(INT1) 및 위상제어회로에 입력되나, 기록할 경우에는 마이크로 프로세서(1)가 인터럽트단자(INT1)의 신호를 입력시키지 않도록 그의 프로그램이 구성되어 있고, 위상제어회로(3)도 입력신호에 관계없이 동작한다.At this time, the control signal through the write switch SW 1 is amplified by the preamplifier AMP 2 , and then, through the level detection circuit 2, to the interrupt terminal INT 1 and the phase control circuit of the microprocessor 1 . Although input, the program is configured so that the microprocessor 1 does not input the signal of the interrupt terminal INT 1 , and the phase control circuit 3 also operates regardless of the input signal.

이와 같이 마이크로 프로세서(1)의 출력단자(Q0-Q3)에서 출력되는 소정의 정보신호에 따라 하강시점의 위치가 가변된 제어신호가 비디오 테이프(Ta)의 제어트랙(Ta3)에 기록되어 있는 상태에서 기록스위치(SW1)를 개방시키고, 비디오테이프(Ta)에 기록되어 있는 신호를 재생시킬 경우에는 제어헤드(CH3)에 의해 제어신호가 재생되어 전치증폭기(AMP2)의 입력측에 입력되므로 전치증폭기(AMP2)는 재생된 제어신호를 제6도의 (f)에 도시한 바와 같이 일정크기로 증폭하여 레벨검출회로(2)의 입력측(P)에 인가되고, 이에 따라 레벨검출회로(2)의 출력단자(Q1), (Q2) 에는 제6도의 (g) 및 (h)에 도시한 바와 같이 펄스신호가 출력되어 카운터(CO2)의 클리어단자(Cl) 및 위상제어회로(3)의 입력단자와, 마이크로 프로세서(1)의 인터럽트단자(INT1) 및 래치(LA2)의 로오드단자(LO)에 인가된다.In this way, a control signal whose position of falling time is changed according to a predetermined information signal output from the output terminals Q 0 -Q 3 of the microprocessor 1 is recorded on the control track Ta 3 of the video tape Ta. When the recording switch SW 1 is opened and the signal recorded on the video tape Ta is reproduced, the control signal is reproduced by the control head CH 3 to input the preamplifier AMP 2 . Since the preamplifier AMP 2 is amplified to the input side P of the level detecting circuit 2 by amplifying the reproduced control signal to a predetermined size as shown in FIG. 6 (f), the preamplifier AMP 2 is applied. As shown in (g) and (h) of FIG. 6, output signals Q 1 and Q 2 of the circuit 2 are outputted with a pulse signal to clear terminal Cl and the phase of the counter CO 2 . Input terminal of the control circuit 3 and the low terminal of the interrupt terminal INT 1 and latch LA 2 of the microprocessor 1 . It is applied to the determinal LO.

따라서, 레벨검출회로(2)의 출력단자(Q1)에서 펄스신호가 출력되는 시간(t1) 즉, 제어신호의 상승시점에서 위상 제어회로(2)는 종래와 마찬가지로 위상제어를하여 기록시킬때와 동일하게 영상헤드(CH1)(CH2)가 영상트랙(Ta2)을 트래킹하게하고, 카운터(CO2)는 클리어 되어 0000 0000으로된 후 클럭펄스 입력단자(B)로 입력되는 8KHz의 클럭펄스를 카운트하며, 일정시간(t2)이 경과하여 레벨검출회로(2)의 출력단자(Q2)에서 펄스신호가 출력 즉, 제어신호의 하강시점에서 일정시간(t1-t2)동안 카운터(CO2)가 카운트한 수가 래치(LA2)에 저장됨과 동시에 마이크로 프로세서(1)에 인터럽트가 걸려 래치(LA2)에 저장된 소정의 정보신호가 마이크로 프로세서(1)의 입력단자(P0-P3)로 입력되므로 마이크로 프로세서(1)는 입력단자(P0-P3)로 입력되는 정보신호로 여러가지의 서비스 기능을 제공할 수 있게된다.Therefore, at the time t 1 at which the pulse signal is output from the output terminal Q 1 of the level detection circuit 2, that is, at the rising point of the control signal, the phase control circuit 2 performs phase control as in the prior art and records the same. As in the case, the image head CH 1 (CH 2 ) tracks the image track Ta 2 , and the counter CO 2 is cleared to 0000 0000 and then input to the clock pulse input terminal B at 8 KHz. The clock pulse is counted and the pulse signal is output from the output terminal Q 2 of the level detecting circuit 2 after a predetermined time t 2 elapses, that is, a predetermined time t 1 -t 2 at the time when the control signal falls. ), The number counted by the counter CO 2 is stored in the latch LA 2 and the microprocessor 1 is interrupted so that a predetermined information signal stored in the latch LA 2 is input to the input terminal of the microprocessor 1. Since it is input to P 0 -P 3 ), the microprocessor 1 is an information signal input to the input terminals P 0 -P 3 . It is possible to provide various service functions.

이상에서 설명한 바와 같이 본 발명은 제어신호가 하이 전압에서 로우전압으로 되는 시간을 마이크로프로세서(1)의 출력단자(Q0-Q3)에서 출력되는 소정의 정보로 가변시켜 테이프(Ta)에 기록시키고, 재생시에는 제어헤드(CH3)에서 재생되는 제어신호의 마이너스 펄스전압을 이용하여 테이프(Ta)에 영상신호를 기록할때 마이크로 프로세서(1)에 출력된 소정의 정보를 추출하고, 이를 마이크로 프로세서(1)에 입력시킴으로써 사용자에게 여러가지의 편리한 서어비스 기능을 제공할 수 있다.As described above, according to the present invention, the time when the control signal becomes a low voltage from the high voltage is changed to predetermined information output from the output terminals Q 0 -Q 3 of the microprocessor 1 and recorded on the tape Ta. When the video signal is recorded on the tape Ta by using the negative pulse voltage of the control signal reproduced by the control head CH 3 , the predetermined information output to the microprocessor 1 is extracted, and the By inputting to the processor 1, various convenient service functions can be provided to the user.

Claims (1)

제어신호로 영상헤드(CH1)(CH2)가 비디오 테이프(Ta)의 영상트랙(Ta2)을 일정하게 트래킹하도록 위상제어하는 비디오 테이프 레코더에 있어서, 영상신호의 수직동기신호가 플립플롭(FF1) 및 앤드게이트(AND1)를 통해 플립플롭(FF2)을 세트시키게 함과 아울러 상기 앤드게이트(AND1)의 출력신호에 의해 마이크로 프로세서(1)의 출력단자(Q0-Q3)에서 출력된 소정의 정보신호가 카운터(CO1)의 상위 입력단자(Q4-Q7)에 입력된 후 클럭펄스를 카운트하기 시작하게 하고, 상기 카운터(CO1)가 카운트를 완료함에 따라 상기 플립플롭(FF2)을 리세트시키면서 그의 출력단자(Q)에서 출력되는 제어신호를 제어헤드(CH3)를 통해 제어트랙(Ta3)에 기록하게하는 한편, 제어헤드(CH3)에 의해 재생된 제어신호는 레벨 검출회의(2)의 입력단자(P)에 입력되어 제어신호의 상승시점에 그의 출력단자(Q1)에서 출력되는 펄스신호에 의해서는 카운터(CO2)가 클 리어되어 카운트를 시작하게하고, 하강시점에 출력단자(Q2)에서 출력되는 펄스신호에 의해서는 일정시간 카운트한 카운터(CO2)의 내용이 마이크로 프로세서(1)의 입력단자(P0-P3)로 입력되어 비디오테이프(Ta)에 저장한 소정의 정보신호를 추출하게 구성함을 특징으로하는 비디오 테이프레코더의 제어신호기록 및 재생시스템.In a video tape recorder in which the video head CH 1 (CH 2 ) controls the video track Ta 2 of the video tape Ta constantly as a control signal, the vertical synchronization signal of the video signal is flip-flop ( The flip-flop FF 2 is set through FF 1 and the AND gate AND 1 , and the output terminals Q 0 -Q 3 of the microprocessor 1 are generated by the output signal of the AND gate AND 1 . ) as the predetermined information signal output from the counter (CO 1), the upper input terminal (Q 4 -Q 7) complete the count to start counting the clock pulses after the input, and the counter (CO 1) to the While resetting the flip-flop FF 2 , the control signal output from the output terminal Q thereof is written to the control track Ta 3 through the control head CH 3 , while the control signal CH 3 is written to the control head CH 3 . The control signal reproduced by this is input to the input terminal P of the level detection meeting 2 to The start is a rear larger count counter (CO 2) by a pulse signal that is output from its output terminal (Q 1) wins the time to, and is due to the falling point on the pulse signal outputted from the output terminal (Q 2) The contents of the counter CO 2 counted for a predetermined time are input to the input terminals P 0 -P 3 of the microprocessor 1 to extract a predetermined information signal stored in the video tape Ta. Control signal recording and reproducing system for videotape recorders.
KR1019840003566A 1984-06-23 1984-06-23 Control signal record and reproducting system of video tape recorder KR870000047B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019840003566A KR870000047B1 (en) 1984-06-23 1984-06-23 Control signal record and reproducting system of video tape recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019840003566A KR870000047B1 (en) 1984-06-23 1984-06-23 Control signal record and reproducting system of video tape recorder

Publications (2)

Publication Number Publication Date
KR860000648A KR860000648A (en) 1986-01-30
KR870000047B1 true KR870000047B1 (en) 1987-02-07

Family

ID=19234295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840003566A KR870000047B1 (en) 1984-06-23 1984-06-23 Control signal record and reproducting system of video tape recorder

Country Status (1)

Country Link
KR (1) KR870000047B1 (en)

Also Published As

Publication number Publication date
KR860000648A (en) 1986-01-30

Similar Documents

Publication Publication Date Title
SU1076000A3 (en) Device for controlling position of magnetic head on inclined record lines
KR870000047B1 (en) Control signal record and reproducting system of video tape recorder
JPH02118902A (en) Picture recording and reproducing device
EP0030113B1 (en) Recording-time mode detector and video tape recorder or reproducer including such a detector
KR900004622Y1 (en) Data signal recording/reproducing apparatus of vtr
JPS59141880A (en) Automatic tracking method
US6141171A (en) Cue signal detection circuit of magnetic recording and reproducing device
KR950009777B1 (en) Recording mode detecting circuit for vtr
JPS5830316Y2 (en) Tape position discrimination device
KR960012999B1 (en) Helical head tracking apparatus of vcr
JPS6346498B2 (en)
JP2589742B2 (en) Magnetic recording / reproducing device
JP2678307B2 (en) Tracking detection device in magnetic recording / reproducing device
JPS62252558A (en) Magnetic recording and reproducing device
JPS6278921A (en) Signal discriminating method
JPS5477123A (en) Video tape recorder
KR0183667B1 (en) Head switching control circuit
KR890003679Y1 (en) Tracking device of image record reproducer
JP2722519B2 (en) Recording mode discriminator
KR940002804A (en) Automatic selection device and method of tape recorder player
JPS6251056A (en) Recording speed discriminator
JPH0435821B2 (en)
JPS6234388A (en) Magnetic recording and reproducing device
JPS61199290A (en) Magnetic recording and reproducing device
JPS62140260A (en) Searching device for vtr

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19951226

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee