KR910003263Y1 - Servo signal circuit for head drum - Google Patents
Servo signal circuit for head drum Download PDFInfo
- Publication number
- KR910003263Y1 KR910003263Y1 KR2019870019415U KR870019415U KR910003263Y1 KR 910003263 Y1 KR910003263 Y1 KR 910003263Y1 KR 2019870019415 U KR2019870019415 U KR 2019870019415U KR 870019415 U KR870019415 U KR 870019415U KR 910003263 Y1 KR910003263 Y1 KR 910003263Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- vertical
- vertical synchronization
- synchronous
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
- G11B15/473—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the heads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/60—Guiding record carrier
- G11B15/61—Guiding record carrier on drum, e.g. drum containing rotating heads
Abstract
내용 없음.No content.
Description
제 1 도는 본고안의 회로도.1 is a circuit diagram of the present article.
제 2 도는 제 1 도의 동작 파형도.2 is an operational waveform diagram of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
R1―R8 : 저항 C1―C3 : 콘덴서R1-R8: resistor C1-C3: capacitor
Q1, Q2 : 트랜지스터 10 : 분주회로Q1, Q2: transistor 10: frequency divider circuit
20 : 단안정 멀티바이브레이터 30 : 오아게이트20: monostable multivibrator 30: Oagate
40 : 드럼 서보회로40: drum servo circuit
본 고안은 하이파이(Hi-Fi) 비디오 테이프 레코오더(Video Tape Recorder : 이하 VTR이라 함) 시스템의 서보 장치에 관한 것으로 특히 드럼서보(DRUM Servo)의 기준신호인 수직동기 신호를 발생하는 드럼서보 기준 신호 발생회로에 관한 것이다.The present invention relates to a servo device of a Hi-Fi video tape recorder system (hereinafter, referred to as a VTR) system. In particular, a drum servo reference generating a vertical synchronizing signal which is a reference signal of a DRUM Servo It relates to a signal generating circuit.
통상적으로 하이파이 VTR에서 드럼서보는 기록 및 재생시 비디오헤드의 위상 및 회전수와 드럼의 회전을 제어하는 비디오신호와 오디오신호를 자기테이프에 기록하는 재생하는데, 이때 사용되는 기준신호는 비디오신호에서 분리한 수직동기 신호를 사용한다. 그러나 종래의 하이파이VTR의 기준신호 발생회로는 비디오신호와 오디오신호를 별도로 기록재생할 수 있는 동보모오드(Simulcast Mode)중 자기 테이프상에 기록된 비디오신호는 그대로 유지하고 오디오신호를 기록할시 공급되는 비디오신호가 없어 별도로 구성된 수직동기신호 감지회로의 출력으로 펄스발생기를 동작시켜 기분신호를 발행하거나 혹은 다른 옵션스위치(Option Switch)에 의해 기준신호를 발생하므로서 드럼서보 회로구성이 복잡해지는 문제점과 옵션스위치를 조작하여야 하는 번거로움이 따랐다.In high fidelity VTRs, drum servos record and reproduce video and audio signals on magnetic tape that control the phase and rotation of the video head and drum rotation during recording and playback. The reference signals used here are separated from the video signals. Use one vertical sync signal. However, the reference signal generating circuit of the conventional Hi-Fi VTR is supplied when recording the audio signal while maintaining the video signal recorded on the magnetic tape of the broadcasting mode (Simulcast Mode) capable of separately recording and reproducing the video signal and the audio signal. There is no video signal and the output of the vertically configured synchronous signal detection circuit operates the pulse generator to issue a mood signal or to generate a reference signal by another option switch. Hassle to operate.
따라서 본 고안의 목적은 하이파이 VTR에 수직동기신호가 입력되지 않을 경우에도 색부반송파를 이용하여 기준신호를 발행할 수 있은 드럼서보 기준신호 발생회로를 제동함에 있다.Accordingly, an object of the present invention is to brake a drum servo reference signal generation circuit capable of issuing a reference signal using color carriers even when no vertical synchronization signal is input to the hi-fi VTR.
이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제 1 도는 본 고안의 회로도로서 제 1 도중 R1―E8은 저항, C1―C3는 콘덴서, Q1과 Q2는 트랜지스터, 10은 분주기, 20은 단안정 멀티바이브레이터, 30은 오아게이트, 40은 드럼서보 회로이다.1 is a circuit diagram of the present invention, in which R1-E8 is a resistor, C1-C3 is a capacitor, Q1 and Q2 are transistors, 10 is a divider, 20 is a monostable multivibrator, 30 is an oragate, and 40 is a drum servo. Circuit.
저항(R1)과 콘덴서(C1)로 저역통과 필터를 구성하여 외부로부터 인가되는 비디오 신호중의 수직동기 신호를 분리하는 동기분리부(60)와, 다수의 저항(R2―E4)과 콘덴서(C2)와 트랜지스터(Q1)로 구성되어 상기 동기 분리부(60)에서 출력되는 수직동기 신호를 반전증폭하는 제 1증폭기(70)와, 저항(R5)와 트랜지스터(Q2)로서 상기 반전증폭된 수직동기 신호를 완충하고 반전하는 버퍼(80)와, 리세트 단자가 상기 제1증폭기(70)의 출력에 접속되어 있으며, 색부반송파의 입력을 상기 제1증폭기(70)의 출력에 동기하여 소정 분주하여 제 1펄스를 발행하는 분주기(10)와, 상기 분주기(10)의 출력에 트리거 단자가 접속되어 있으며, 상기 제 1펄스의 입력에 의해 응답하여 수직동기 신호를 제2펄스로 출력하는 단안정 멀티바이브레이터(20)와, 상기 버퍼(80)와 단안정 멀티바이브레이터(20)에서 각각 출력되는 수직동기 신호와 제2펄스를 논리합하여 저항(R2)을 통해 출력하는 오아게이트(30)와, 상기 오아게이트(30)의 출력에 접속되어 입력되어 수직동기 신호에 의해 드럼서보 동작을 수행하는 드럼서보 회로(40)로 구성된다.A synchronizing separator 60 for forming a low pass filter by the resistor R1 and the condenser C1 to separate the vertical synchronization signal from the video signal applied from the outside, and a plurality of resistors R2-E4 and the condenser C2. And a first amplifier 70 inverted and amplified by the transistor Q1 and output from the synchronous separation unit 60, and the inverted vertical synchronous signal as the resistor R5 and the transistor Q2. The buffer 80 for buffering and inverting the signal and a reset terminal are connected to the output of the first amplifier 70. The input of the color carrier is divided by a predetermined amount in synchronization with the output of the first amplifier 70. A divider 10 for issuing one pulse and a trigger terminal are connected to the output of the divider 10, and monostable for outputting a vertical synchronous signal as a second pulse in response to the input of the first pulse. Multivibrator 20, the buffer 80 and monostable multivibrator The ORA gate 30 is configured to logically combine the vertical synchronous signal and the second pulse output from the data 20 and output the same through the resistor R2, and is connected to the output of the OA gate 30 to be input to the vertical synchronous signal. The drum servo circuit 40 is configured to perform a drum servo operation.
제 2 도는 제 1 도의 동작 파형도이다.2 is an operational waveform diagram of FIG.
상기 구성에 의거 본 고안을 상세히 설명하면 먼저 외부로부터 VTR에 제 2 도(A)와 같은 비디오 신호가 T1주기에서와 같이 인가될 경우 상기 비디오신호를 입력하는 저항(R1)과 접속점(1)과 제2전원(GND)사이에 접속된 콘덴서(C1)의 시정수에 의해 제 2b 도와 같은 수직동기 신호만을 분리하여 접속점(1)을 통해 제 1증폭기(70)로 출력된다. 상기 접속점(1)의 수직동기 신호는 커플링 콘덴서(C2)를 통해 트랜지스터(Q1)로 입력된다. 상기 수직동기 신호를 저항(R2)와 (R3)을 통해 입력하는 트랜지스터(Q1)은 제 2b 도의 수직동기 신호를 제 2c 도와 같이 반전 증폭하여 저항(R4)로 출력한다.The present invention will be described in detail based on the above configuration. First, when a video signal as shown in FIG. Only the vertical synchronizing signal, such as 2b, is separated by the time constant of the capacitor C1 connected between the second power sources GND, and is output to the first amplifier 70 through the connection point 1. The vertical synchronization signal of the connection point 1 is input to the transistor Q1 through the coupling capacitor C2. The transistor Q1 for inputting the vertical synchronization signal through the resistors R2 and R3 inverts and amplifies the vertical synchronization signal of FIG. 2b as shown in FIG. 2c and outputs it to the resistor R4.
이때 상기 제 2c 도와 같이 반전증폭된 수직동기 신호를 저항(R4)로 통해 베이스로 입력하는 트랜지스터(Q2)는 상기 트랜지스터(Q1)이 온(ON)되었을 때에만 온(ON)되어 에미터로 인가되는 제 1전원(VCC)를 콜렉터를 통해 출력하므로서 상기 반전증폭된 수직동기 신호를 제 2d 도와 같이 완충반전시키어 오아게이트(30)에 입력시킨다.At this time, the transistor Q2 that inputs the inverted-amplified vertical synchronization signal to the base through the resistor R4 is turned on and applied to the emitter only when the transistor Q1 is turned on, as shown in FIG. The inverted-amplified vertical synchronization signal is buffered and inverted as shown in the 2d diagram and inputted to the oragate 30 by outputting the first power supply VCC through the collector.
한편 제 1증폭기(70)에서 제 2c 도와 같이 반전증폭된 수직동기 신호를 리세트단자로 입력하는 동시에 Y―C 크리스탈 발진기로부터 제 2e 도와 반전된 색부반송파를 입력단자로 입력하는 분주기(10)는 상기 같이 반전증폭된 수직동기신호가 “로우”로 될 때 제 2f 도의 R과 같이 리세트(출력“로우”)된다. 상기 제 1증폭기(70)로부터 출력되는 반전수직동기 선호〔제 2c 도〕가 “로우”에서 “하이”로 되면 상기 분주기(10)는 리세트가 해제되어 제 2e 도와 같이 입력되는 색부반송파를 소정 분수비로 소정 분주하여 제 2f 도와 같은 제 1펄스열(1주기가 수직동기 신호와 같음)의 신호를 출력한다.On the other hand, the divider 10 which inputs the inverted-amplified vertical synchronization signal like the 2c diagram in the first amplifier 70 as the reset terminal and inputs the color carrier which is inverted in the 2e degrees from the Y-C crystal oscillator as an input terminal. Is reset (output " low ") as R in Fig. 2f when the inverted-amplified vertical synchronization signal becomes " low ". When the inverted vertical synchronizer preference [Fig. 2c] output from the first amplifier 70 becomes "low" to "high", the divider 10 resets the color subcarrier inputted as the 2e diagram. A predetermined fractional ratio is divided to output a signal of a first pulse string (one cycle equal to the vertical synchronization signal) equal to the second frequency.
따라서 분주기(10)은 수직동기 신호가 입력되는 경우 입력되는 색부반송파를 상기 수직동기 신호에 동기하여 분주 출력함으로 제 1펄스열은 수직동기 신호에 동기되어 출력된다. 그러므로 분주기(10)은 수직동기 신호에 동기되어 듀티비가 50%보다 크거나 작은 제 1펄스열을 제 2f 도와 같이 발생 출력된다.Therefore, the divider 10 divides and outputs the color subcarrier inputted in synchronization with the vertical synchronization signal when the vertical synchronization signal is input, so that the first pulse string is output in synchronization with the vertical synchronization signal. Therefore, the divider 10 generates and outputs a first pulse train having a duty ratio of greater than or equal to 50% and a second frequency in synchronization with the vertical synchronization signal.
상기 제 2f 도와 같은 제1펄스역을 입력단자(A)로 입력하는 단안정 멀티바이브 레이터(20)는 상기 제 1펄스열의 신호가 라이징(UP)으로 될 때 트리거되어 단자(T)에 접속된 저항(R6)과 콘덴서(C3))의 시정수에 의해 제 2g 도와 같은 펄스폭(T) (R6, C3의 시정수)를 갖는 제 2펄스열을 출력단자(Q)로 출력하고, 제 2h 도와 같은 반전된 신호를 입력단자(B)에 궤한접속된 반전출력단자(Q)에 발생하여 저항(R7)을 통해 출력한다.The monostable multivibrator 20 for inputting the first pulse range equal to the second f diagram to the input terminal A is triggered when the signal of the first pulse string becomes the rising UP and is connected to the terminal T. By the time constant of the resistor R6 and the capacitor C3, the second pulse train having the same pulse width T (time constants of R6 and C3) as the second g degree is outputted to the output terminal Q, and the second h degree The same inverted signal is generated at the inverted output terminal Q connected to the input terminal B and output through the resistor R7.
그러면 오아게이트(30)는 상기 버퍼(80)로부터 출력된 제 2d 도의 수직동기 신호를 제 1입력단자로 입력함과 동시에 제 2b 도와 같은 제 2펄스열을 제 2입력하여 논리합 함으로서 수직동기 신호와 동기된 기준신호를 발생 저항(R8)을 통해 드럼서보회로(40)로 출력한다. 이때 드럼서보회로(40)는 상기 기준 신호를 입력하여 드럼서보 동작을 수행한다.Then, the oA gate 30 inputs the vertical synchronization signal of FIG. 2d outputted from the buffer 80 to the first input terminal, and simultaneously inputs the second pulse string of the second pulse, such as 2b, to perform a logical sum to synchronize the vertical synchronization signal. The reference signal is output to the drum servo circuit 40 through the generation resistor R8. At this time, the drum servo circuit 40 inputs the reference signal to perform a drum servo operation.
상기와 반대로 비디오신호가 외부로부터 인가되지 않을 경우(제 2 도 T2주기)에는 상기 두 개의 트래지스터(Q1과 Q2)가 오프(OFF)상태 유지하므로 트랜지스터(Q1)의 콜렉터는 제 2c 도와 같이 저한(R5와 R4)을 통해 인가되는 제 1전원(VCC)을 유지하며 트랜지스터(Q2)콜렉터는 제 2d 도와 같은 로우상태를 유지한다.On the contrary, when the video signal is not applied from the outside (T2 cycle in FIG. 2), the two transistors Q1 and Q2 remain OFF, so that the collector of transistor Q1 is lowered as shown in FIG. The first power supply VCC applied through R5 and R4 is maintained, and the transistor Q2 collector maintains a low state as shown in the second degree.
이때 제 2e 도와 같은 색부반송파(8sc=3.58MHz)를 입력단자로 그리고 상기 트랜지스터(Q1)의 콜렉터상의 제 1전원(Vcc)을 리세트단자로 입력하는 분주회로(10)는 정상동작 상태(리스트 해제상태)로 되어 상기 색부반송파를 소정분주비로 주파수 분주하므로서 튜티비가 50%이고 상기 수직동기 신호와 주파수가 같은 제 1펄스열을 발생 출력한다. 〔 제 2f 도의 파형중 T1주기의 파형과 T2주기의 파형은 듀티비만 다를뿐 주파수는 동일함〕At this time, the frequency division circuit 10 for inputting the color carrier (8sc = 3.58MHz) as the input terminal 2e and the first power supply Vcc on the collector of the transistor Q1 to the reset terminal is in a normal operating state (list And a frequency division of the color carrier at a predetermined division ratio, thereby generating and outputting a first pulse train having a duty ratio of 50% and having the same frequency as the vertical synchronization signal. [The waveform of the T1 cycle and the waveform of the T2 cycle among the waveforms of FIG. 2f differ only in duty ratio, but have the same frequency.
상기 제 2f 도와 같은 주기 T2의 제 1펄스열을 입력단자(A)로 입력하는 단안정 멀티바이브레이터(20)는 제 2f 도의 신호가 라이징(UP)에지일 때 트리거되어 저항(R6)과 콘덴서(C3)의 시정수에 의한 펄스 〔제 2g 도〕를 출력단자(Q)로 출력한다. 따라서 단안정 멀티바이브레이터(20)의 반전 출력단자(Q)에서는 수직동기신호와 동일한 제 2펄스역이 출력되며, 이는 저항 (R7)을 통해 출력된다. 상기 제 2 펄스열을 제 2 입력단자로 입력하는 오아게이트(30)는 오프되어 “로우”신호(제 2d 도출력하는 트랜지스터(Q2)의 출력신호와 상기 제 2h 도의 제 2 펄스열을 논립합하여 상기 제 2i 도와 같은 제 2펄스열로 된 기준신호를 저항(R8)을 통해 출력한다. 그러면 드럼서보회로(40)는 상기 기준신호 입력하여 드럼서보 동작을 수행한다.The monostable multivibrator 20 for inputting the first pulse train of the period T2 of the same period as the second f diagram to the input terminal A is triggered when the signal of FIG. 2f is rising (UP) to the resistor R6 and the capacitor C3. Is outputted to the output terminal Q. Therefore, the second pulse region equal to the vertical synchronization signal is output from the inverting output terminal Q of the monostable multivibrator 20, which is output through the resistor R7. The oar gate 30 which inputs the second pulse string to the second input terminal is turned off, thereby integrating the "low" signal (the output signal of the transistor Q2 outputting the 2d diagram and the second pulse string of the diagram 2h). A reference signal having a second pulse train such as 2i is output through the resistor R8. Then, the drum servo circuit 40 inputs the reference signal to perform a drum servo operation.
따라서 상술한 바와 같이 본고안은 Y―C 크리스탈 발진기의 색부반송파를 사용하여 비디오신호가 외부로부터 인가되지 않는 경우에도 기준신호를 발행하여 설치된 옵션스위치 및 무신호시 수직동기신호 감지회로등으로 복잡한 회로를 간소화할 수 있는 이점과 옵션스위치를 조작해야 하는 번거로움를 해소하는 이점이 있다.Therefore, as described above, this paper uses a color subcarrier of the Y-C crystal oscillator, which is a complex circuit including an option switch installed by issuing a reference signal even when the video signal is not applied from the outside, and a vertical synchronous signal detection circuit at no signal. There is an advantage of simplifying the operation and eliminating the need to operate the option switch.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870019415U KR910003263Y1 (en) | 1987-11-10 | 1987-11-10 | Servo signal circuit for head drum |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870019415U KR910003263Y1 (en) | 1987-11-10 | 1987-11-10 | Servo signal circuit for head drum |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890011543U KR890011543U (en) | 1989-07-13 |
KR910003263Y1 true KR910003263Y1 (en) | 1991-05-18 |
Family
ID=19269324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019870019415U KR910003263Y1 (en) | 1987-11-10 | 1987-11-10 | Servo signal circuit for head drum |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910003263Y1 (en) |
-
1987
- 1987-11-10 KR KR2019870019415U patent/KR910003263Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890011543U (en) | 1989-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0666938B2 (en) | Special playback device for video tape recorders | |
KR910003263Y1 (en) | Servo signal circuit for head drum | |
KR0155766B1 (en) | Long term recording and reproducing video tape recorder | |
KR900003309B1 (en) | The method of herical type magnetic recording | |
JP2529454B2 (en) | Recording and playback device | |
JPS6127817B2 (en) | ||
KR0183667B1 (en) | Head switching control circuit | |
GB2227142A (en) | Time-base compensation of signals reproduced from a recording medium | |
JPH04245892A (en) | Clamping device for time base correction device | |
JPS6333408Y2 (en) | ||
JPS60109044A (en) | Intermusic space detection system | |
JPS59139163A (en) | Selecting device of rotation controlling reference signal of video tape recorder | |
KR100197095B1 (en) | Device for magnetic recording and reproducing digital signals | |
JPH0722769Y2 (en) | Dropout compensation circuit | |
JPH0134512B2 (en) | ||
KR890006631Y1 (en) | Pulse generating circuit | |
JPH0644809B2 (en) | Audio signal reproduction phase control circuit | |
JPS61107585A (en) | Recording and reproducing device | |
JPH01174083A (en) | Time axis correction device for video signal | |
JPH0435837B2 (en) | ||
JPH0522735A (en) | Burst separating circuit | |
JPS6056938U (en) | Reference signal switching device for servo circuit in recording and reproducing equipment | |
JPS63220472A (en) | Phase locked circuit | |
JPH01305785A (en) | Jitter correction device | |
JPS58104064U (en) | Multi-channel magnetic recording/reproducing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |