KR890004804Y1

KR890004804Y1 - 데이터 디스플레어 회로

Info

Publication number: KR890004804Y1
Application number: KR2019860005887U
Authority: KR
Inventors: 이덕구
Original assignee: 삼성전자 주식회사; 한형수
Priority date: 1986-04-29
Filing date: 1986-04-29
Publication date: 1989-07-20
Also published as: KR870017083U

Abstract

내용 없음.

Description

데이터 디스플레어 회로

첨부된 도면은 본 고안의 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 중앙처리장치 2, 3 : 멀티 플렉서

4, 5 : 비데오 램 6, 7 : 버스 콘트롤러

8, 9 : 비데오 신호 발생기

본 고안은 데이터 디스플레이(Data-Display)회로에 관한 것으로, 특히 많은 데이터를 두개의 모니터(Monitor)에 디스플레이 하는 회로에 관한 것이다.

종래에는 퍼스널 컴퓨터(Persinal Computer)를 이용하여 워드 프로세서(Word Processer)와 많은 데이터가 표시되는 프로그램(Program)을 사용할 경우에 하나의 모니터가 디스플레이 할 수 있는 문자수의 제약 따른 불편함이 있었다.

따라서, 본 고안의 목적은 상기한 문제점을 해결하기 위한 것으로서, 두개의 모니터를 사용하여 더많은 데이터를 한번에 디스플레이하는 회로를 제공하는데 있다.

이하 첨부된 도면에 의거하여 본 고안의 실시예를 상세히 설명하면 다음과 같다.

첨부된 도면은 본 고안의 회로도로서 컴퓨터 시스켐의 중앙처리장치(Central Processing Unit)(아하 CPU라고 칭함)(1)에서 출력되는 어드레스(Address) 신호는 멀티플렉서(Multiplexer)(2, 3)의 입력단(aa, ba)에 인가하고, 출력된 어드레스 중에서 최상위 비트(Bit) 어드레서 신호는 메모리(4)의 제어단자()에 인가하며, 또 한 최상비트 어드레스 신호는 반전게이트(NOT)에서 반전하여서 메모리(5)의 제어단자()에 인가한다.

그리고 비데오 신호 발생기(8, 9)에서 출력되는 에드레스 신호는 멀티플렉서(2, 3)의 입력단(aa, ba)에 인가 하여서 CPU(1)의 리드/라이트(Read/Write) 신호가 멀티플렉서(2, 3)의 셀력트 단자(S1, S2)와 비데오 램(4, 5)의 리드/라이트단자()에 인가됨에 따라 인가된 어드레스 신호가 멀티플렉싱(Multiplexing) 되어 각 출력단(ad, bd)을 통하여 비데오 램(Video RAM)(4, 5)의 각 어드레스 단자(A1, A2)에 인가되고, 그리고 비데오 램(4, 5)의 데이터호출 및 저장을 제어한다.

그리고 하나의 어드레스 공간으로 연결된 비데오 램(4, 5)의 각 데이처 입출력단자(D₁,D₂)는 양 방향성 버스 콘트롤러(Bus Controller)(6, 7)와 연결되어서 CPU(1)에서 출력된 데이터가 버스 콘트롤러(6, 7)를 통하여 비데오 램(4, 5)에 저장한다.

또한 양방향성 버스 콘트롤러(6, 7)는 비데오 신호 발생기(8, 9)의 입력단(V1, V2)과 연결되어서 비데오 신호 발생기(8, 9)의 출력단 (A1, A2) 어드레스 신호가 각각 멀티플렉서(2, 3)을 통하여 비데오 램(4, 5)의 어드레스 단자(A1, A2)에 인가될 때 비데오 램(4, 5)에 저장된 데이터가 버스 콘트롤러(6, 7)를 통하여 비데오 신호 발생기(8, 9)의 각 입력단(V1, V2)에 인가된다.

따라서, CRT 콘트롤러의 제어신호(CRTS)가 비데오 신호 발생기 (8, 9)의 제어단자(C1, C2)에 인가됨에 따라 비데오 신호(VS1, VS2)가 발생되어서 대응되는 모니터에 전송된다.

이와 같이 구성되는 본 고안의 데이터 디스클레이 회로에 있어서, 두개의 모니터에 데이터를 연속해서 디스플레이하는 호로동작을 설명하면 다음과 같다.

키(key)입력되는 데이터나 또는 CPU(1)에서 처리된 데이터를 모니터에 디스플레이하기 위해서는 먼저 메모리(Momory)에 저장되어야 한다.

따라서, 데이터가 비데오 램(4, 5)에 저장되기 위해서 CPU(1)에서 출력된 어드레스 신호가 멀티플렉서(2, 3)를 통하여 비데오 램(4, 5)의 어드레스를 지정하게 되면 CPU(1)에서 출력된 데이터가 양방향성 버스 콘트롤러(6, 7)를 통하여 비데오 램(4, 5)에 저장된다.

즉, 비데오 램(4) 에 데이터가 모두 저장되면 다음 어드레스로 이어지는 비데오 램(5)에 연속해서 데이터를 저장한다.

그리고 모니터에 비데오 램(4, 5)의 데이터를 디스플레이 하기 위해서는 비데오 신호 발생기(8, 9)에서 출력된 어드레스 신호가 멀티플렉서(2,3)를 통하여 비데오 램(4, 5)의 어드레스를 지정하게 되면 저장된 데이터가 출력되어서 버스 콘트롤러(6, 7)를 각각 거쳐서 비데오 신호 발생기(8, 9)의 입력단(V1, V2)에 각각 인가된다.

이때 CRT 콘트롤러에서 출력된 제어신호(CRTS)에 의해서 각 비데오 신호 발생기(8, 9)에서 출력된 비데오 신호(VS1, VS2)가 비데오 발생부(8, 9)와 대응되는 모니터들에서 동시에 디스플레이 된다.

이상과 같이 본 고안에 의하면 시스템에서 처리하는 많은 데이터를 연속해서 두 모니터에 디스플레이 할 수 있는 이점이 있다.

Claims

중앙처리 장치(1)에서 출력된 어드레스 신호가 각 멀티플렉서(2, 3)를 통하여 비데오 램(4, 5)에 인가되어 중앙처리 장치(1)의 출력 데이터가 각 버스 콘트롤러(6, 7)를 통하여 비데오 램(4, 5)에 저장되고, 비데오 신호 발생기(8, 9)에서 출력된 어드레스 신호가 각 멀티플렉서(2, 3)를 통하여 비데오 램(4, 5)에 인가되어서 비데오 램(4, 5)에 저장된 데이터가 출력되어 각 버스 콘트롤러(6, 7)를 통하여 비데오 신호 발생기(8, 9)에 입력되며, 비데오 신호 발생기(8, 9)에서 출력된 신호가 대응되는 모니터에 전송되도록 연결한 것을 특징으로 하는 데이터 디스플레이 회로.