KR880002507Y1 - Crt 표시 장치의 비디오램 어드레스 버스 절환회로 - Google Patents

Crt 표시 장치의 비디오램 어드레스 버스 절환회로 Download PDF

Info

Publication number
KR880002507Y1
KR880002507Y1 KR2019850006258U KR850006258U KR880002507Y1 KR 880002507 Y1 KR880002507 Y1 KR 880002507Y1 KR 2019850006258 U KR2019850006258 U KR 2019850006258U KR 850006258 U KR850006258 U KR 850006258U KR 880002507 Y1 KR880002507 Y1 KR 880002507Y1
Authority
KR
South Korea
Prior art keywords
video ram
address
switching circuit
address bus
crt
Prior art date
Application number
KR2019850006258U
Other languages
English (en)
Other versions
KR860015248U (ko
Inventor
김태욱
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019850006258U priority Critical patent/KR880002507Y1/ko
Publication of KR860015248U publication Critical patent/KR860015248U/ko
Application granted granted Critical
Publication of KR880002507Y1 publication Critical patent/KR880002507Y1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

CRT표시 장치의 비디오램 어드레스 버스 절환회로
제1도는 본 고안의 회로도.
제2도는 제1도에 따른 파형도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 어드레스버스절환회로 2 : 비디오램
3, 4 : D형 플립플롭 5 : 4비트 2진카운터
6 : 제어신호발생회로
MX1, MX2, MX3, MX4 : 절환회로(Multiplexer)
1V,1V2 : 인버터
본 고안은 컴퓨터본체의 출력을 CRT의 화면상에 표시해 주기 위한 CRT 표시장치에 있어서 CRT 표시장치를 구성하는 비디오램을 중앙처리장치와 CRT 콘트롤러에서 교번적으로 억세스하도록 어드레스버스를 절환시켜주는 CRT 표시장치의 비디오램 어드레스버스 절환회로에 관한 것이다.
일반적으로 CRT표시장치를 구성하는 비디오램은 CRT의 화면과 1:1로 대칭되어 있어서 중앙처리장치에서 비디오램에 어드레스를 지정하여 데이터를 기록해 주면 CRT 콘트롤러에서 계속적으로 반복하여 비디오램에 어드레스를 지정하여 데이터를 기록해 주면 CRT콘트롤러에서 계속적으로 반복하여 비디오램에 어드레스를 지정하여 데이티를 기록해 주면 CRT 콘트롤러에서 계속적으로 반복하여 비디오램에 어드레스를 지정하여 지정되는데 데이터에 따라 비디오램에 기억된 데이터를 CRT 화면상에 컴퓨터본체의 출력으로서 표시해 주게 되어 있음에 따라 CRT 표시장치내에는 비디오램이 중앙처리장치와 CRT 콘트롤러로 부터 어드레스를 각각 지정받을 수 있도록 어드레스버스를 절환시켜 주기 위한 어드레스버스를 절환시켜 주기 위한 어드레스버스절환회로가 설치되고 있다.
그런데, 상기 비디오램은 통상적으로 2K 바이트(byte)정도의 용량을 사용하고 있음에 따라 어드레스버스선이 12비트(bit)가 되도록 구성해 주고, 또 도형을 CRT의 화면상에 표시하고자할 때에는 훨씬 더 많은 용량의 메모리와 그에 따른 어드레스선이 중가가 요구된다. 여기서, 상기 비디오램으로 스태틱램(Static RAM)을 사용하는 경우에는 증가된 어드레스를 한꺼번에 지정할 수 있어서 중앙처리장치와 CRT 콘트롤러에서 지정하는 어드레스를 2입력 1출력의 어드레스버스출력절환회로를 사용하여 간단히 구성해 줄 수 있기는 하지만, 스태틱램이 고가이므로 메모리 용량을 증가시키고자 할 경우에는 CRT표시장치에 제품가격이 상승된다는 불리함이 있었다.
본 고안은 상기와 같은 종래 기술의 불리함을 개선시켜 주기 위한 것으로, 많은 용량이 요구되는 비디오램으로서 스태틱램 대신에 저가의 다이내믹램(Dynamic RAM)을 사용하고, 또 다이내믹램에서 요구되는 어드레스지정방식에 따라 중앙처리장치와 CRT 콘트롤러에서 지정하는 어드레스를 절환하도록 된 CRT 표시장치의 비디오램 어드레스버스 절환회로를 제공하고자 함에 그 목적이 있다.
이하 본 고안의 구성 및 작용, 효과를 예시도면에 의거하여 상세히 설명하면 다음과 같다.
본 고안은 중앙처리장치와 CRT 콘트롤러의 어드레스버스를 절환하는 어드레스버스절환회로와 비디오램등으로 구성되는 CRT 표시장치에 있어서, 상기 어드레스버스 절환회로는 4입력 1출력의 절환회로(MX1)(MX2)(MX3)(MX4)로 구성되는 어드레스버스절환회로(1)와, 다이내믹램으로 구성되는 비디오램(2) 및, D형 플립플롭(3)(4)과 2진카운터(5) 및 인버터(IV1)(IV2)로 구성되어 상기 어드레스버스절환회로(1)의 선택신호입력단(SA)(SB)에다 선택신호를 공급해 줌과 더불어 상기 비디오램(2)에다 행/열선택신호 를 공급해 주는 제어신호발생회로(6)로 구성되어 있다.
도면의 미설명 부호 CPU 및 CRTC는 도시되지 않은 중앙처리장치 및 CRT 콘트롤러로 부터의 어드레스버스, DATA OUT는 비디오램(2)의 데이터출력단이다.
제1도는 상기와 같은 구조로 되어 있는 본 고안의 구체적인 회로결속도를 나타태는 것으로, 이 제1도에서 어드레스버스절환회로(1)를 4입력 1출력 절환회로(MX1)(MX2)(MX3)(MX4)구성해 주는 것은 비디오램(2) 이 다이내믹램으로 사용되기 때문이다. 즉, 다이내믹램에는 행어드레스와 열어드레스를 지정하여서 1개의 메모리만을 지정하게 되는 것이므로 중앙처리장치에서 비디오램을 지정하기 위하여는 행어드레스와 열어드레스를 절환하기 위한 절환회로와 , CRT콘트롤러에서 비디오램을 지정하기 위하여는 마찬가지로 행어드레스와 열어드레스를 절환하기 위한 절환회로가 각각 필요하게 되므로 4입력 1출력의 절환회로(MX1)(MX2)(MX3)(MX4)가 사용되는 것이다.
여기서, 어드레스버스절환회로(1)에서 중앙처리장치와 CRT콘트롤러의 어드레스와 각각의 행 및 열어드레스를 절환시켜 주기 위하여는 4개의 입력중에 1개를 선택하도록 제어하는 선택신호(SA)(SB)와 어드레스버스 절환회로(1)의 출력신호가 행어드레스인지 열어드레스인지를 구분하여 주는 행/열선택선호 를 공급하는 제어신호발생회로(6)가 필요하게 되는 바, 이러한 제어신호발생회로(6)에 대해 제2도의 파형도를 참조해서 설명하면 다음과 같다.
ψ는 CRT 표시장치에서 사용되는 제2도의 (2-1)과 같은 돗트클럭(dot clock)이 제어신호발생회로(6)의 입력신호로 사용된다. 이 돗트클록(ψ)이 4비트 2진카운터(5)의 클럭단자(CK)에 입력되면 출력단자(Q1)(Q2)에서는 (2-2)(2-3)와 같이 분주되어 D형 플립플롭(4)의 클록단자 (CK1)와 입력단자(D1)에 각각 입력된다. 이때, D형 플립플롭(4)의 클록단자(CK2)에는 돗트클롯(ψ)이 입력되고, 또 그 입력단자(D2)에는 출력단자(Q1)가 연결되어 있음에 따라 D형 플립플롭(4)의 출력단자(Q1)에서는 (2-2)의 파형에 기초해서 분주되는 (2-4)와 같은 파형이 출력됨과 더불어 출력단자(Q2)에서는 (2-1)의 돗트클록신호(ψ)에 따라 (2-4)와 같은 입력파형이 분주, 즉 돗트클롯(ψ)이 상승시 (2-4)의 입력파형에 따라 지연됨과 더불어 레벨변환되는 (2-5)와 같은 행선택신호와 열선택신호가 출력되어 비디오램(2)에 공급된다.
한편, 어드레스버스절환회로(1)의 선택회로입력단자(SA)에는 (2-4)의 행선택신호가 인버터(IV1)에 의하여 반전되어서 공급되고, 선택신호입력단자(SB)에는 (2-3)과 같은 4비트 2진카운터(5)의 출력신호가 D형 플립플롭(3)의 클록단자(CK1)와 인버터(IV2)를 매개하여 클록단자(CK2)에 인가되므로 출력단자(Q2)에서는 (2-3)의 신호가 분주되면서 지연되어 (2-7)과 같은 파형으로 출력된다. 여기서, 비디오램(2)에 공급되는 행/열선택신호 는 하이레벨에서 로우레벨로 될 때 어드레스버스절환회로(1)의 출력신호가 비디오램(2)의 어드레스를 지정하게 되는데, 이때 중앙처리장치로 부터의 어드레스를 선택할 것인지 또는 CRT 콘트롤러로 부터의 어드레스를 선택할 것인지는 선택신호입력단(SB)에 입력되는 (2-7)과 같은 신호에 따라 결정된다. 즉, 선택신호입력단(SB)에 입력되는 신호가 로우레벨이면 CRT 콘트롤러의 어드레스가 선택되고, 그 신호가 하이레벨이면 중앙처리장치의 어드레스가 선택되도록 되어 있다.
이에 대해 구체적으로 설명하자면, 선택신호입력단(SB)에 로우레벨이 공급되는 상태에서 선택신호입력단(SA)에 로우레벨이 공급되면서 (2-4)와 같은 행선택신호가 비디오램(2)에 입력되면 어드레스버스절환회로(1)는 CRT 콘트롤러의 행어드레스를 선택하게 되고, 다음에 선택신호입력단(SA)에 하이레벨이 공급되면서 (2-5)와 같은 열선택신호가 비디오램(2)에 입력되면 (2-8)과 같은 CRT 콘트롤러에 의해 비디오램(2)을 지정하게 되어 CRT 콘트롤러에 의해 다이내믹램으로 구성되는 비디오램(2)의 어드레스를 지정할 수 있게 된다. 마찬가지로 중앙처리장치에 의해 비디오램(2)을 어드레스지정하는 경우에는 선택신호입력단(SB)에 하이레벨의 신호를 공급시켜 주면서 (2-4) 및 (2-5)와 같은 행/열선택신호 를 비디오램(2)에 공급해 주게 되면 (2-9)와 같은 어드레스로 중앙처리장치에 의해 비디오램(2)의 어드레스를 지정할 수 있게 된다.
상기한 바와 같이 본 고안은 비디오램으로 다이내믹램을 사용하고 다이내믹램에 요구되는 어드레스지정방식에 따라 중앙처리장치와 CRT 콘트롤러에서 지정하는 어드레스를 절환하여 비디오램을 지정하도록 해 줌으로써 제품의 저렴화는 물론, 문자이외의 도형을 표시할 수 있독 많은 메모리용량을 확보할 수 있는 장점이 있다.

Claims (1)

  1. 중앙처리장치와 CRT 콘트롤러의 어드레스버스(CPU, CRTC)를 절환해 주는 어드레스버스절환회로와 비디오램등으로 구성되는 CRT 표시장치에 있어서, 상기 어드레스버스절환회로는 4입력 1출력의 절환회로(MX1)(MX2)(MX3)(MX4)로 구성되는 어드레스절환회로(1)와, 다이내믹램으로 구성되는 비디오램(2) 및, D형플립플롭(3)(4)과 4비트 2진카운터(5) 및 인버터(IV1)(IV2)로 구성되어 상기 어드레스버스절환(1)의 선택신호입력단(SA)(SB)에다 중앙처리장치와 CRT 콘트롤러와 어드레스선택신호를 공급해 주게됨과 더불어 상기비디오램(2)에다 행/열선택신호 를 공급해주는 제어신호발생신호(6)를 구비하여 구성된 것을 특징으로 하는 CRT 표시장치와 비디오램 어드레스버스절환회로.
KR2019850006258U 1985-05-25 1985-05-25 Crt 표시 장치의 비디오램 어드레스 버스 절환회로 KR880002507Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850006258U KR880002507Y1 (ko) 1985-05-25 1985-05-25 Crt 표시 장치의 비디오램 어드레스 버스 절환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850006258U KR880002507Y1 (ko) 1985-05-25 1985-05-25 Crt 표시 장치의 비디오램 어드레스 버스 절환회로

Publications (2)

Publication Number Publication Date
KR860015248U KR860015248U (ko) 1986-12-30
KR880002507Y1 true KR880002507Y1 (ko) 1988-07-13

Family

ID=19242468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850006258U KR880002507Y1 (ko) 1985-05-25 1985-05-25 Crt 표시 장치의 비디오램 어드레스 버스 절환회로

Country Status (1)

Country Link
KR (1) KR880002507Y1 (ko)

Also Published As

Publication number Publication date
KR860015248U (ko) 1986-12-30

Similar Documents

Publication Publication Date Title
US4511965A (en) Video ram accessing system
US4742344A (en) Digital display system with refresh memory for storing character and field attribute data
KR890007285A (ko) Fifo버퍼 제어기
KR870003431A (ko) 데이타 처리장치
JP2797435B2 (ja) 表示コントローラ
KR860001450B1 (ko) 그래픽 디스플레이 시스템
US4556879A (en) Video display apparatus
US4912658A (en) Method and apparatus for addressing video RAMS and refreshing a video monitor with a variable resolution
EP0211385B1 (en) Memory device
KR880002507Y1 (ko) Crt 표시 장치의 비디오램 어드레스 버스 절환회로
JPS6155676B2 (ko)
JPH03196188A (ja) 情報処理装置の表示方式
US4931958A (en) Display system with fewer display memory chips
US5270981A (en) Field memory device functioning as a variable stage shift register with gated feedback from its output to its input
EP0229725A2 (en) Apparatus for supplying video data for refreshing display elements of a display device
JP3809242B2 (ja) 画像データの転送装置
KR890001058B1 (ko) 영상 표시 제어장치
KR890006187Y1 (ko) 비디오 램의 데이터 기입회로
KR940008868B1 (ko) Crt 디스플레이 인터페이스의 문자발생기 선택회로
KR890006506Y1 (ko) 문자 표시회로
KR890005287B1 (ko) 속성제어회로
EP0242139A2 (en) Display controller
KR920008274B1 (ko) 그래픽 시스템의 16/256 컬러 스위칭 장치
JPH043874B2 (ko)
JPS61140992A (ja) 表示制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980626

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee