KR890004801Y1 - 마이크로 프로세서의 자동 리세트회로 - Google Patents

마이크로 프로세서의 자동 리세트회로 Download PDF

Info

Publication number
KR890004801Y1
KR890004801Y1 KR2019860015901U KR860015901U KR890004801Y1 KR 890004801 Y1 KR890004801 Y1 KR 890004801Y1 KR 2019860015901 U KR2019860015901 U KR 2019860015901U KR 860015901 U KR860015901 U KR 860015901U KR 890004801 Y1 KR890004801 Y1 KR 890004801Y1
Authority
KR
South Korea
Prior art keywords
reset
transistor
microprocessor
terminal
power supply
Prior art date
Application number
KR2019860015901U
Other languages
English (en)
Other versions
KR880008414U (ko
Inventor
천재욱
Original Assignee
주식회사 금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자학 filed Critical 주식회사 금성사
Priority to KR2019860015901U priority Critical patent/KR890004801Y1/ko
Publication of KR880008414U publication Critical patent/KR880008414U/ko
Application granted granted Critical
Publication of KR890004801Y1 publication Critical patent/KR890004801Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2865—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K2017/226—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

마이크로 프로세서의 자동 리세트회로
첨부된 도면은 본 고안의 자동 리세트 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 마이크로 프로세서 2 : 쌍안정 멀티바이브레이터
3 : 리세트부 TR1-TR5: 트랜지스터
R1-R9: 저항C1-C3: 콘덴서
D1-D3: 다이오드
본 고안은 전원이 인가되는 초기시간에 마이크로 프로세서의 리세트단자에 인가되는 리세트 신호가 정상적으로 인가되지 않아 리세트되지 않을 경우에 자동으로 리세트단자에 다시 리세트 신호를 인가하여 리세트시키게한 마이크로프로세서의 자동 리세트 회로에 관한 것이다.
종래에는 전원이 인가되는 초기시간에 마이크로 프로세서에 리세트 신호가 정상적으로 인가되지 않아 리세트되지 않을 경우에는 별도로 설치한 리세트 스위치를 눌러 리세트시키거나 또는 전원 스위치를 오프시킨 후 다시 온시켜 리세트시켜야 되는 결함이 있었다.
본 고안은 이와 같은 종래의 결함을 감안하여, 전원이 인가되는 초기시간에 마이크로 프로세서가 리세트되지 않으며, 마이크로 프로세서의 보조 리세트 단자에서 출력되는 고전위 신호로 다시 리세트신호를 인가하여 리세트시키게 안출한 것으로, 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
첨부된 도면에 도시한 바와 같이 저항(R1-R4) 및 다이오드(D1-D2), 콘덴서(C1,C2), 트랜지스터(TR1,TR2)로된 쌍안정 멀티바이브레이터(2)의 입력단자인 트랜지스터(TR1) 베이스 및 저항(R3), 콘덴서(C1) 다이오드(D1)의 접속점에 마이크로 프로세서(1)의 보조 리세트 단자(SRST)를 접속하여 출력단자인 트랜지스터(TR2)의 콜렉터 및 저항(R2), 콘덴서(C2)의 접속점을 트랜지스터(TR3)의 콜랙터는 저항(R5)을 통해 트랜지스터(TR4)의 베이스 및 저항(R6)에 접속하여 트랜지스터(TR4)의 콜렉터를 트랜지스터(TR5) 및 저항(R7-R9), 정전압 다이오드(ZD1), 콘덴서(C3)로된 리세트부(3)의 정전압 다이오드(ZD1) 및 접지저항 (R7), 접지 콘덴서(C3), 저항(R8)을 통해 트랜지스터(TR5)의 베이스에 접속함과 아울러 저항(R9)을 통해 트랜지스터(TR5)의 베이스에 접속합과 아울러 저항(R9)을 통해 트랜지스터(TR5)의 콜렉터 및 상기 마이크로 프로세서(1)의 주리세트단자(RST)에 접속하여 구성한 것으로, 상기에서 마이크로 프로세서(1)는 전원이 인가된 초기시간에 리세트되지 않으면 보조 리세트단자(SRST)로 고전위 신호를 출력하고, 쌍안정 멀티바이브레이터(2)는 전원이 인가된 초기시간에 트랜지스터(TR1)가 먼저 온되고, 트랜지스터(TR2)는 오프되게 하며, 도면의 설명중 미설명 부호 Vcc는 전원단자이다.
이와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
전원단자(Vcc)에 전원이 인가되면, 그 전원은 마이크로 프로세서(1)에 인가됨과 아울러 쌍안정 멀티바이브레이터(2)에 인가되어 트랜지스터(TR1)는 온되고, 트랜지스터(TR2)는 오프되므로 전원단자(Vcc)의 전원이 저항(R2)을 통해 트랜지스터(TR3)의 베이스에 인가되어 그가 온되고, 이에 따라 전원단자(Vcc)의 전원이 저항(R6) (R7)을 통해 트랜지스터(TR3)로 흐르면서 트랜지스터(TR4)의 베이스에 저전위를 인가하여 그가 온되므로 전원단자(Vcc)의 전원이 트랜지스터(TR4)를 통해 리세트부(3)에 인가된다.
따라서, 트랜지스터(TR4)를 통한 전원단자(Vcc)의 전원이 정전압 다이오드(ZD1)를 통해 콘덴서(C3)에 충전되면서 저항(R8)을 통해 트랜지스터(TR5)의 베이스에 인가됨과 아울러 저항(R9)을 통해 마이크로 프로세서(1)의 주 리세트 단자(RST)에 리세트 신호로 인가되고, 일정시간이 경과하여 콘덴서(C3)에 트랜지스터(TR5)의 드레시홀드 전압 이상이 충전되면 트랜지스터(TR5)가 온되어 저항(R9)을 통한 전원단자(Vcc)의 전원이 트랜지스터(TR5)를 통해 접지로 흐리게 되고, 마이크로 프로세서(1)의 주 리세트단자(RST)에는 인가되지 않는다.
이와 같이 동작됨에 있어서, 주 리세트 단자(RST)에 리세트 신호가 잘못인가되어 마이크로 프로세서(1)가 리세트되지 않으면, 보조 리세트 단자(RST)에 고전위신호가 출력되고, 그 출력된 고전위 신호는 콘덴서(C1)에 충전되어 그 충전된 전압이 트랜지스터(TR2)의 드레시홀드 전압 이상이 되면 트랜지스터(TR2)는 온되고, 트랜지스터(TR1)는 오프되므로, 상기와는 반대로 트랜지스터(TR3)는 오프되고, 트랜지스터(TR4)도 오프되어 전원단자(VCC)전원이 리세트부(3)에 인가되지 않고 콘덴서(C3)에 충전되어 있던 전압이 저항(R7)을 통해 방전되며, 이와 같은 상태에서 전원단자(VCC)의 전원이 저항(R4)을 통해 콘덴서(C2)에 충전되어 트랜지스터(TR1)가 온되면, 트랜지스터(TR2)가 오프되고, 트래지스터(TR3,TR4)는 온되어 전원단자(VCC)의 전원이 트랜지스터(TR4)를 통해 리세트부(3)에 인가되므로 상기에서와 같이 리세트부(3)는 일정시간 동안 마이크로 프로세서(1)의 주 리세트 단자(RST)에 리세트 신호를 인가하여 리세트시키게 되며, 이와 같이 하여 마이크로 프로세서(1)가 리세트되지 않으면, 보조 리세트단자(SRST)에 고전위 신호가 출력되어 상기의 동작을 반복 수행하여 주 리세트 단자(RST)에 리세트 신호를 인가하게 되므로 전원이 인가된 초기 시간에 마이크로 프로세서(1)를 확실한 리세트 시킬 수 있다.
이상에서 설명함 바와 같이 본 고안는 전원이 인가된 초기시간에 마이크로 프로세서(1)리 리세트될 때가지 리세트 신호를 반복인가하여 리세트 시키게 되므로 마이크로 프로세서(1)의 오동작을 방지함은 물론 사용자가 별도의 리세트 스위치 및 전원 스위치를 조작하여 리세트 시켜야 되는 번거로움을 제거할 수 있는 효과가 있다.

Claims (1)

  1. 마이크로 프로세서(1)의 주 리세트단자(RST)에 리세트부(3)를 접속하여 리세트시키는 리세트 회로에 있어서, 상기 마이크로 프로세서(1)의 보조 리세트단자(SRST)를 쌍안정 멀티바이브레이터(2)의 입력단자에 접속하여 그의 출력단자를 트랜지스터(TR3)의 베이스에 접속하고, 트랜지스터(TR3)의 콜렉터는 에미터가 전원단자(Vcc)에 접속된 트랜지스터(TR1)의 베이스측에 접속하여, 트랜지스터(TR4)의 콜렉터를 상기 리세트부(3)를 통해 주 리세트단자(RST)에 접속하여 구성함을 특징으로 하는 마이크로 프로세서의 자동 리세트 회로.
KR2019860015901U 1986-10-17 1986-10-17 마이크로 프로세서의 자동 리세트회로 KR890004801Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860015901U KR890004801Y1 (ko) 1986-10-17 1986-10-17 마이크로 프로세서의 자동 리세트회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860015901U KR890004801Y1 (ko) 1986-10-17 1986-10-17 마이크로 프로세서의 자동 리세트회로

Publications (2)

Publication Number Publication Date
KR880008414U KR880008414U (ko) 1988-06-29
KR890004801Y1 true KR890004801Y1 (ko) 1989-07-20

Family

ID=19256326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860015901U KR890004801Y1 (ko) 1986-10-17 1986-10-17 마이크로 프로세서의 자동 리세트회로

Country Status (1)

Country Link
KR (1) KR890004801Y1 (ko)

Also Published As

Publication number Publication date
KR880008414U (ko) 1988-06-29

Similar Documents

Publication Publication Date Title
KR870001255Y1 (ko) 마이크로컴퓨우터의 전원공급회로
KR900002598B1 (ko) 전원 온.오프 제어회로
US5157270A (en) Reset signal generating circuit
KR890004801Y1 (ko) 마이크로 프로세서의 자동 리세트회로
KR890003753Y1 (ko) 마이콤의 오동작시 자동 리세트회로
US4764839A (en) Low voltage reset circuit
KR19990072223A (ko) 강하하는 전원에서 적절한 리셋을 보장하는리셋 회로
JP3440482B2 (ja) 切替回路
KR870001256Y1 (ko) 리셋트 회로
KR860003525Y1 (ko) 마이크로 컴퓨터의 리세트회로
KR880002186Y1 (ko) 오디오 기기에서의 전원 온,오프 제어회로
KR880004338Y1 (ko) 선풍기의 제어장치
KR950008984Y1 (ko) 프린터의 헤드전원 제어회로
JPH0834420B2 (ja) パワ−オン・リセツト回路
KR900009976Y1 (ko) 뮤팅 회로
KR880001058Y1 (ko) 마이크로 프로세서의 리세트 회로
JP2587705Y2 (ja) Ｃｐｕリセット回路及びこれを用いた熱線式検知器
KR900000087Y1 (ko) 리얼타임클럭 및 에스램의 오동작 방지회로
KR840001628Y1 (ko) 소프트 터치 스위치를 사용한 단동스위치 제어회로
JPS6318180Y2 (ko)
JP3580956B2 (ja) リセット信号発生回路
KR930005745Y1 (ko) 마이콤 오동작시 리셋트 회로
KR890000411Y1 (ko) 마이크로 프로세서의 리셋트 회로
KR0132407Y1 (ko) 전원전압 감소 검출회로
KR910004616Y1 (ko) 오디오 비디오단의 전원안정화 공급회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000703

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee